[發(fā)明專利]非易失性存儲(chǔ)器的寫緩存器系統(tǒng)及其數(shù)據(jù)讀寫方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410822230.6
• 申請(qǐng)日: 2014-12-19
• 公開（公告）號(hào): CN104461399B
• 公開（公告）日: 2018-08-28
• 發(fā)明（設(shè)計(jì)）人: 景蔚亮;陳邦明
• 申請(qǐng)（專利權(quán)）人: 上海新儲(chǔ)集成電路有限公司
• 主分類號(hào): G06F3/06
• 分類號(hào): G06F3/06;G06F12/02
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 吳俊

1.一種應(yīng)用于基于非易失性存儲(chǔ)器的寫緩存器系統(tǒng)的讀寫方法，其特征在于，所述寫緩存器系統(tǒng)包括：

非易失性存儲(chǔ)器；

處理器，通過一類FIFO寫緩存器與所述非易失性存儲(chǔ)器連接，以緩解所述處理器對(duì)所述非易失性存儲(chǔ)器的寫延遲；

其中，所述類FIFO寫緩存器由嵌入式DRAM構(gòu)成，當(dāng)所述處理器對(duì)所述非易失性存儲(chǔ)器進(jìn)行寫操作時(shí)，所述處理器將待寫入數(shù)據(jù)緩存至所述類FIFO寫緩存器后，繼續(xù)將所述待寫入數(shù)據(jù)從所述類FIFO寫緩存器緩存至所述非易失性存儲(chǔ)器中，所述類FIFO寫緩存器不需要額外的刷新電路；

所述類FIFO寫緩存器的數(shù)據(jù)寬度小于或等于所述非易失性存儲(chǔ)器的數(shù)據(jù)I/O端口的數(shù)據(jù)寬度；

所述處理器對(duì)所述非易失性存儲(chǔ)器的寫延遲的時(shí)間小于或等于所述類FIFO寫緩存器對(duì)數(shù)據(jù)的存儲(chǔ)時(shí)間；

所述讀寫方法包括：

當(dāng)所述處理器對(duì)所述非易失性存儲(chǔ)器進(jìn)行讀操作時(shí)，所述處理器將待讀取數(shù)據(jù)的讀操作指令分別發(fā)送至所述類FIFO寫緩存器和所述非易失性存儲(chǔ)器中，若所述待讀取數(shù)據(jù)存儲(chǔ)于所述類FIFO寫緩存器中，則從所述類FIFO寫緩存器中讀取所述待讀取數(shù)據(jù)，否則，則從所述非易失性存儲(chǔ)器中讀取所述待讀取數(shù)據(jù)；

所述類FIFO寫緩存器中具有N個(gè)單位數(shù)據(jù)地址，稱為類FIFO寫緩存器的數(shù)據(jù)深度N；

且各單位數(shù)據(jù)地址存儲(chǔ)有W位數(shù)據(jù)，稱為類FIFO寫緩存器的數(shù)據(jù)寬度W，其中，N、W均為自然數(shù)；

當(dāng)所述處理器對(duì)所述非易失性存儲(chǔ)器進(jìn)行寫操作時(shí)，先判斷寫指針P是否指向數(shù)據(jù)深度N-1，若是，即表示類FIFO寫緩存器已滿，不能繼續(xù)寫入，寫操作進(jìn)入等待狀態(tài)，直至待寫入數(shù)據(jù)寫入所述非易失性存儲(chǔ)器且所述類FIFO寫緩存器具有空閑的存儲(chǔ)空間；若否，則將待寫入數(shù)據(jù)寫到寫指針P加一指向的數(shù)據(jù)深度，此時(shí)，P＝P+1；

當(dāng)所述類FIFO寫緩存器向所述非易失性存儲(chǔ)器成功寫入待寫入數(shù)據(jù)，且P≠0，則所述類FIFO寫緩存器將待寫入數(shù)據(jù)進(jìn)行一次移位操作，此時(shí)，P＝P-1；若P＝0，則不進(jìn)行移位操作，此時(shí)，P仍然為0；

所述移位操作的實(shí)現(xiàn)過程為若指針P不指向數(shù)據(jù)深度0，則數(shù)據(jù)深度n中的待寫入數(shù)據(jù)移位至數(shù)據(jù)深度n-1中，同時(shí)，P＝P-1；其中，1≤n≤N-1，n為整數(shù)；

若指針P指向數(shù)據(jù)深度為m，1≤m≤N-1，則將類FIFO緩沖器內(nèi)地址為k中的數(shù)據(jù)移位至數(shù)據(jù)深度為k-1中，其中1≤k≤m，k和m均為整數(shù)。