[發明專利]電子器件和包括電子器件的電子系統

有效

• 申請號: 201410811522.X
• 申請日: 2014-12-23
• 公開（公告）號: CN105182834B
• 公開（公告）日: 2019-06-04
• 發明（設計）人: 徐眞喆;池性洙
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;許偉群

一種電子器件包括：加電信號發生電路塊，其適于在源電壓的加電部分期間產生加電信號；延遲電路塊，其適于通過將加電信號順序地延遲來產生多個延遲信號；以及多個內部電路塊，其響應于加電信號和延遲信號中對應的一個來順序地初始化。

相關申請的交叉引用

本申請要求2014年6月16日提交的申請號為10-2014-0072995的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的示例性實施例涉及一種利用電壓的電子器件和包括所述電子器件的電子系統。

背景技術

包括電子器件的電子系統通常包括用于產生并供應驅動該電子器件所需的電壓的電壓發生器件。電壓發生器件可以產生用于多個電子器件的電壓。換言之，電子系統可以由一個電壓發生器件和多個電子器件形成。

電子器件可以包括邏輯電路。通常，邏輯電路在初始操作時段期間需要初始化操作，以穩定地操作電子器件。

圖1圖示了根據現有技術的電子系統。

參見圖1，電子系統100包括用于產生電源電壓VDD和接地電壓VSS的電壓發生器件110以及第一電子器件120_1至第n電子器件120_n。第一電子器件120_1至第n電子器件120_n利用電源電壓VDD和接地電壓VSS來執行預定的操作，并且在產生電源電壓VDD的初始時段期間(即，加電部分)初始化。

由于第一電子器件120_1至第n電子器件120_n具有相同的結構，所以下面代表性地描述第一電子器件120_1。動態隨機存取存儲(DRAM)器件將用作第一電子器件120_1的一個實例。

圖2圖示了圖1中所示的第一電子器件120_1的內部結構。

參見圖2，第一電子器件120_1包括第一存儲塊120_11至第四存儲塊120_14、加電信號發生電路塊120_15、以及第一熔絲電路塊120_16至第四熔絲電路塊120_19。第一存儲塊120_11至第四存儲塊120_14儲存并供應數據。加電信號發生電路塊120_15產生在電源電壓VDD的加電部分期間使能的加電信號PWR_UP1。第一熔絲電路塊120_16至第四熔絲電路塊120_19分別與第一存儲塊120_11至第四存儲塊120_14相對應，并且響應于加電信號PWR_UP1來修復第一存儲塊120_11至第四存儲塊120_14。

第一存儲塊120_11至第四存儲塊120_14中的每個包括存儲體。

加電信號發生電路塊120_15當電源電壓VDD從大約0V開始以恒定的等級升高至目標電平VDD時，產生在加電部分期間施以脈沖的加電信號PWR_UP1。換言之，加電信號發生電路塊120_15當電源電壓VDD加電時將加電信號PWR_UP1使能，而當電源電壓VDD升高至預定的電平以上時將加電信號PWR_UP1禁止。

第一熔絲電路塊120_16至第四熔絲電路塊120_19儲存分別包括在第一存儲塊120_11至120_14中的缺陷存儲器單元的地址，以用冗余存儲器單元來代替缺陷存儲器單元。特別地，第一熔絲電路塊120_16至第四熔絲電路塊120_19中的每個包括鎖存單元(未圖示)，并且每個鎖存單元通過加電信號PWR_UP1來初始化，以及將預定的邏輯電平鎖存為初始值。

然而，具有上述結構的電子系統100具有以下問題。

由于第一電子器件120_1至第n電子器件120_n接收并共享電源電壓VDD，所以第一電子器件120_1至第n電子器件120_n同時加電，因而第一電子器件120_1至第n電子器件120_n同時執行它們的初始化操作。由于包括在第一電子器件120_1至第n電子器件120_n的每個中的第一熔絲電路塊至第四熔絲電路塊在加電部分期間同時初始化，所以這可能導致圖3中所述的在初始化操作期間電子系統100中引出高峰值電流P。

發明內容