[發(fā)明專利]電子器件和包括電子器件的電子系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201410811522.X
• 申請日: 2014-12-23
• 公開（公告）號: CN105182834B
• 公開（公告）日: 2019-06-04
• 發(fā)明（設計）人: 徐眞喆;池性洙
• 申請（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京弘權(quán)知識產(chǎn)權(quán)代理事務所(普通合伙) 11363
• 代理人: 俞波;許偉群

1.一種電子系統(tǒng)，包括：

電壓發(fā)生器件，其適于產(chǎn)生源電壓；

延遲器件，其適于響應于所述源電壓通過將所述源電壓的加電部分順序地延遲而產(chǎn)生多個延遲電壓；以及

多個電子器件，其適于響應于所述源電壓和所述多個延遲電壓中的對應的一個來順序地執(zhí)行初始化操作，

其中，所述延遲器件包括：

時鐘發(fā)生塊，其適于產(chǎn)生時鐘；以及

多個單位延遲電路塊，其彼此串聯(lián)耦接，并且適于響應于所述時鐘來產(chǎn)生所述多個延遲電壓，以及

其中，所述多個單位延遲電路塊中的第n單位延遲電路塊包括：

時鐘限制單元，其適于響應于所述多個延遲電壓中的第n延遲電壓來限制所述時鐘的觸發(fā)部分；以及

電壓延遲單元，其適于響應于從所述時鐘限制單元輸出的限制時鐘而通過將第n-1延遲電壓的加電部分延遲預定的延遲量來輸出所述第n延遲電壓，

其中，n包括自然數(shù)，并且所述多個單位延遲電路塊中的第一單位延遲電路塊接收所述源電壓以作為所述第n-1延遲電壓。

2.如權(quán)利要求1所述的電子系統(tǒng)，其中，所述源電壓包括電源電壓VDD。

3.如權(quán)利要求1所述的電子系統(tǒng)，其中，所述時鐘限制單元輸出所述限制時鐘，所述限制時鐘在所述第n延遲電壓低于預定電平的第一部分期間與所述時鐘相對應地觸發(fā)，并且在所述第n延遲電壓在所述預定電平以上的第二部分期間被固定在預定的邏輯電平。

4.如權(quán)利要求1所述的電子系統(tǒng)，其中，所述電壓延遲單元包括斗鏈式器件BBD。

5.如權(quán)利要求1所述的電子系統(tǒng)，其中，所述電子器件中的每個包括：

加電信號發(fā)生電路塊，其適于在所述源電壓和所述多個延遲電壓中的對應的一個的加電部分期間產(chǎn)生加電信號；

延遲電路塊，其適于通過順序地延遲所述加電信號來產(chǎn)生多個延遲信號；以及

多個內(nèi)部電路塊，其響應于所述加電信號和所述多個延遲信號中的對應的一個而被順序地初始化。

6.如權(quán)利要求5所述的電子系統(tǒng)，其中，所述電子器件中的每個還包括多個存儲塊，并且所述多個內(nèi)部電路塊中的每個對應于所述存儲塊中的一個。

7.如權(quán)利要求6所述的電子系統(tǒng)，其中，所述多個內(nèi)部電路塊分別包括用于修復所述存儲塊的熔絲電路塊。

8.如權(quán)利要求7所述的電子系統(tǒng)，其中，所述熔絲電路塊中的每個包括：

多個熔絲部件，其適于基于多個熔絲的狀態(tài)來產(chǎn)生多個熔絲狀態(tài)信號；

多個鎖存部件，其適于鎖存所述多個熔絲狀態(tài)信號；以及

多個初始化部件，其適于響應于所述加電信號和所述多個延遲信號中的對應的一個來初始化所述多個熔絲狀態(tài)信號的邏輯電平。

9.如權(quán)利要求6所述的電子系統(tǒng)，其中，所述存儲塊中的每個包括存儲體。

10.如權(quán)利要求6所述的電子系統(tǒng)，其中，所述存儲塊、所述延遲電路塊和所述內(nèi)部電路塊形成在核心區(qū)中，而所述加電信號發(fā)生電路塊形成在外圍區(qū)中。

11.如權(quán)利要求5所述的電子系統(tǒng)，其中，所述延遲電路塊包括用于產(chǎn)生所述多個延遲信號的多個單位延遲單元。