[發明專利]嵌入式晶體管

有效

• 申請號: 201410803553.0
• 申請日: 2014-12-22
• 公開（公告）號: CN105374688B
• 公開（公告）日: 2019-07-19
• 發明（設計）人: 丁裕偉;蔡竣揚;黃國欽
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明提供了一種用于電器件(諸如，DRAM存儲單元)的嵌入式晶體管及其制造方法。溝槽形成在襯底中并且柵介質和柵電極形成在襯底的溝槽內。源極/漏極區形成在位于溝槽的相對兩側的襯底中。在實施例中，源極/漏極區的一個連接至存儲節點而源極/漏極區的另一個連接至位線。在本實施例中，柵電極可連接至字線以形成DRAM存儲單元。可將電介質生長改性劑注入到溝槽的側壁內以調整柵介質的厚度。

相關申請的交叉引用

本申請是2011年10月13日提交的標題為“Embedded Transistor”的美國專利申請第13/273,012號的部分繼續申請案，其全部內容結合于此作為參考。

技術領域

本發明總體涉及半導體領域，更具體地，涉及晶體管及其制造方法。

背景技術

通常，互補金屬氧化物半導體(CMOS)晶體管包括柵電極和柵介質，其形成在襯底(通常為硅半導體襯底)上。通過將N型或P型雜質注入到襯底中而在柵電極的相對兩側上形成輕摻雜漏極。氧化物襯墊和一個或多個注入掩模(通常稱為間隔件)鄰近柵電極形成，并且實施額外的注入以完成源極/漏極區。然后，通過控制施加至柵電極的電壓電平可控制流經源極/漏極區的電流。

在過去的幾十年，CMOS晶體管尺寸的減小已提供了速度、性能、電路密度和每單元功能成本方面的持續改進。隨著傳統塊體MOSFET的柵極長度的減小，源極和漏極越來越與溝道相互作用并且對溝道電勢產生影響。因此，具有短柵極長度的晶體管遭受與柵極不能基本控制溝道的導通和關閉狀態有關的問題。

發明內容

根據本發明的一個方面，提供了一種制造半導體器件的方法，該方法包括：將電介質生長改性劑注入到溝槽的第一側壁內；以及沿著溝槽的第一側壁和底部形成柵極絕緣層，其中，柵極絕緣層沿著溝槽的第一側壁以不同于沿著溝槽的底部的速率形成，使得柵極絕緣層沿著溝槽的第一側壁具有逐減的厚度。

優選地，電介質生長改性劑包括氟。

優選地，該方法還包括：將電介質生長改性劑注入到溝槽的不同于第一側壁的第二側壁內。

優選地，以大于零的第一角度實施將電介質生長改性劑注入到第一側壁內。

優選地，第一角度大于溝槽的寬度除以溝槽的高度的反正切。

優選地，以與第一角度相對的第二角度將電介質生長改性劑注入到第二側壁內。

優選地，溝槽具有不包括電介質生長改性劑的第二側壁。

根據本發明的另一方面，提供了一種制造半導體器件的方法，該方法包括：以第一角度將第一電介質生長改性劑注入到溝槽的第一側壁內；將第二電介質生長改性劑注入到溝槽的不同于第一側壁的第二側壁內，其中，以不同于第一角度的第二角度實施第二電介質生長改性劑的注入；以及沿著溝槽的底部、第一側壁和第二側壁生長柵極絕緣層，其中，柵極絕緣層沿著溝槽的底部具有第一厚度，第一厚度小于柵極絕緣層沿著第一側壁和第二側壁具有的第二厚度。

優選地，電介質生長改性劑包括氟。

優選地，第一角度大于溝槽的寬度除以溝槽的高度的反正切。

優選地，第二角度大于溝槽的寬度除以溝槽的高度的反正切并且與第一角度相對。

優選地，該方法還包括：將柵電極沉積在溝槽內。

優選地，生長柵極絕緣層包括原位蒸汽生成工藝。

優選地，生長柵極絕緣層包括化學汽相沉積工藝。

根據本發明的又一方面，提供了一種半導體器件，包括：溝槽，位于襯底中，溝槽包括第一側壁、第二側壁和底部；以及柵極絕緣層，內襯于溝槽的第一側壁、第二側壁和底部，其中，內襯于第一側壁的柵極絕緣層具有從溝槽的頂部到溝槽的底部逐減的厚度。