[發(fā)明專利]一種多線對(duì)自適應(yīng)匯聚的SHDSL傳輸模塊及實(shí)現(xiàn)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410802910.1
• 申請(qǐng)日: 2014-12-22
• 公開（公告）號(hào): CN104410764B
• 公開（公告）日: 2017-10-03
• 發(fā)明（設(shè)計(jì)）人: 顏興茂;肖東海;龔劍;劉燕兵;成偉;阮圣寬
• 申請(qǐng)（專利權(quán)）人: 四川靈通電訊有限公司
• 主分類號(hào): H04M11/06
• 分類號(hào): H04M11/06
• 代理公司: 北京遠(yuǎn)大卓悅知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)11369
• 代理人: 周慶佳

技術(shù)領(lǐng)域

本發(fā)明涉及在雙絞線上進(jìn)行數(shù)據(jù)傳輸方面，具體涉及一種在多線對(duì)雙絞線上自適應(yīng)匯聚的SHDSL傳輸模塊及實(shí)現(xiàn)方法。

背景技術(shù)

SHDSL(Symmetrical High bite Digital Subscriber Line)對(duì)稱高速數(shù)字用戶線路是由ITU-T定義的在單對(duì)雙絞線上提供傳輸雙向?qū)ΨQ帶寬數(shù)據(jù)業(yè)務(wù)的一種技術(shù)。SHDSL采用TC-PAM調(diào)制方式，TC-PAM調(diào)制方式的優(yōu)點(diǎn)是：在同樣的速率時(shí)，可得到更長(zhǎng)的傳輸距離；在同樣的長(zhǎng)度時(shí)，可提高傳輸速率；在同樣的長(zhǎng)度和速率時(shí)，可提高信噪比容限。SHDSL性能強(qiáng)大，服務(wù)范圍廣，能為專線用戶提供解決語音、視頻、視頻會(huì)議等各種全面的解決方案，滿足用戶的多種業(yè)務(wù)需求。

目前，ITU組織的G.991.2、G.994.1、G.997.1協(xié)議規(guī)定的擴(kuò)展4～128TC-PAM調(diào)制解調(diào)技術(shù)，在一對(duì)雙絞線上實(shí)現(xiàn)雙向?qū)ΨQ64kbit/s～15296kbit/s的傳輸速率，然而，對(duì)于兩局域網(wǎng)用戶之間的互聯(lián)，或?qū)＞€用戶語音、視頻、視頻會(huì)議等多種應(yīng)用需求，該傳輸帶寬仍顯得不夠完美，且傳輸距離隨著速率的升高而縮短，如采用傳統(tǒng)的多線對(duì)傳輸模式，其最大傳輸速率為22Mbit/s，其傳輸速率尚有提升的空間。

發(fā)明內(nèi)容

本發(fā)明的一個(gè)目的是解決至少上述問題和/或缺陷，并提供至少后面將說明的優(yōu)點(diǎn)。

本發(fā)明還有一個(gè)目的是提供一種多線對(duì)自適應(yīng)匯聚的SHDSL傳輸模塊，通過增加SHDSL傳輸匯聚的線對(duì)數(shù)來提高傳輸帶寬，使得在傳輸距離不變的情況下，成倍的提升傳輸帶寬，可滿足長(zhǎng)距離下的大容量數(shù)據(jù)傳輸，滿足局域網(wǎng)用戶及企業(yè)專線大容量的業(yè)務(wù)傳輸需求。

本發(fā)明還有一個(gè)目的是提供一種多線對(duì)自適應(yīng)匯聚的SHDSL傳輸模塊實(shí)現(xiàn)方法，提高數(shù)據(jù)的傳輸?shù)男?，以便達(dá)到在四對(duì)雙絞線上，實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)的最高達(dá)24.576Mbit/s雙向凈負(fù)荷速率傳輸。

為了實(shí)現(xiàn)根據(jù)本發(fā)明的這些目的和其它優(yōu)點(diǎn)，提供了1、一種多線對(duì)自適應(yīng)匯聚的SHDSL傳輸模塊，其包括配置管理單元、業(yè)務(wù)處理單元和SHDSL處理單元，所述配置管理單元通過并行總線與業(yè)務(wù)處理單元和SHDSL處理單元連接，所述SHDSL處理單元的一側(cè)還連接有多線對(duì)線路組，其特征在于，所述SHDSL處理單元上設(shè)置有對(duì)多線對(duì)線路組側(cè)數(shù)據(jù)與業(yè)務(wù)處理單元側(cè)數(shù)據(jù)進(jìn)行分流和匯聚，并將線路狀態(tài)、基帶信息進(jìn)行寄存、處理的匯聚處理單元組。

優(yōu)選的是，其中，所述SHDSL處理單元還包括分別連接在匯聚處理單元組一側(cè)的接口組和功能組，所述接口組分別與配置管理單元、業(yè)務(wù)處理單元連接，所述功能組與多線對(duì)線路組連接，其中，

所述接口組由并行控制接口和AUX接口組成，所述功能組由多個(gè)模擬前端AFE和多個(gè)環(huán)路接口組成，且每個(gè)環(huán)路接口連接至多線對(duì)線路組的一個(gè)子線對(duì)線路。

優(yōu)選的是，其中，所述匯聚處理單元組由四組子匯聚處理單元組成，且每個(gè)子匯聚處理單元均連接至功能組的一個(gè)模擬前端AFE。

優(yōu)選的是，其中，所述子匯聚處理單元包括對(duì)多線對(duì)線路組中每個(gè)子線對(duì)線路進(jìn)行配置和運(yùn)行管理的嵌入式控制器，所述嵌入式控制器分別連接SDI、Framer/Deframer、DSP，且所述Framer/Deframer分別與SDI、DSP進(jìn)行連接，其中，

所述SDI完成多線對(duì)線路組和業(yè)務(wù)處理單元之間的數(shù)據(jù)匯聚和分流；所述Framer/Deframer完成SHDSL數(shù)據(jù)的成幀與解幀；所述DSP完成基帶信息進(jìn)行處理。

優(yōu)選的是，其中，所述DSP與功能組的模擬前端AFE連接，所述SDI通過數(shù)據(jù)總線與接口組的AUX接口連接，所述嵌入式控制器通過控制總線分別與接口組的并行控制接口、RAM連接。

優(yōu)選的是，其中，所述配置管理單元由CPU以及分別與CPU連接的用于 接收板間交互配置命令的配置接口、用于存放SHDSL處理單元固件代碼的FLASH閃存組成，所述CPU還與接口組的并行控制接口連接；所述業(yè)務(wù)處理單元由擴(kuò)展業(yè)務(wù)接口和FPGA邏輯處理器組成，且所述FPGA邏輯處理器通過TDM總線與接口組的AUX接口連接。

本發(fā)明的目的還可以進(jìn)一步提供一種實(shí)現(xiàn)方法，該方法包括以下步驟：

步驟一，CPU初始化SHDSL處理單元中的四個(gè)用于傳輸通信的通信信道為單線對(duì)擴(kuò)展速率自適應(yīng)模式；