[發明專利]一種多線對自適應匯聚的SHDSL傳輸模塊及實現方法

有效

• 申請號: 201410802910.1
• 申請日: 2014-12-22
• 公開（公告）號: CN104410764B
• 公開（公告）日: 2017-10-03
• 發明（設計）人: 顏興茂;肖東海;龔劍;劉燕兵;成偉;阮圣寬
• 申請（專利權）人: 四川靈通電訊有限公司
• 主分類號: H04M11/06
• 分類號: H04M11/06
• 代理公司: 北京遠大卓悅知識產權代理事務所(普通合伙)11369
• 代理人: 周慶佳

1.一種多線對自適應匯聚的SHDSL傳輸模塊，其包括配置管理單元、業務處理單元和SHDSL處理單元，所述配置管理單元通過并行總線與業務處理單元和SHDSL處理單元連接，所述SHDSL處理單元的一側還連接有多線對線路組，其特征在于，所述SHDSL處理單元上設置有對多線對線路組側數據與業務處理單元側數據進行分流和匯聚，并將線路狀態、基帶信息進行寄存、處理的匯聚處理單元組；

所述SHDSL處理單元還包括分別連接在匯聚處理單元組一側的接口組和功能組，所述接口組分別與配置管理單元、業務處理單元連接，所述功能組與多線對線路組連接，其中，

所述接口組由并行控制接口和AUX接口組成，所述功能組由多個模擬前端AFE和多個環路接口組成，且每個環路接口連接至多線對線路組的一個子線對線路；

所述匯聚處理單元組由四組子匯聚處理單元組成，且每個子匯聚處理單元均連接至功能組的一個模擬前端AFE；

所述子匯聚處理單元包括對多線對線路組中每個子線對線路進行配置和運行管理的嵌入式控制器，所述嵌入式控制器分別連接SDI、Framer/Deframer、DSP，且所述Framer/Deframer分別與SDI、DSP進行連接；其中，

所述SDI完成多線對線路組和業務處理單元之間的數據匯聚和分流；所述Framer/Deframer完成SHDSL數據的成幀與解幀；所述DSP完成基帶信息處理；

所述DSP與功能組的模擬前端AFE連接，所述SDI通過數據總線與接口組的AUX接口連接，所述嵌入式控制器通過控制總線分別與接口組的并行控制接口、RAM連接；

所述配置管理單元由CPU以及分別與CPU連接的用于接收板間交互配置命令的配置接口、用于存放SHDSL處理單元固件代碼的FLASH閃存組成，所述CPU還與接口組的并行控制接口連接；所述業務處理單元由擴展業務接口和FPGA邏輯處理器組成，且所述FPGA邏輯處理器通過TDM總線與接口組的AUX接口連接。

2.如權利要求1所述的多線對自適應匯聚的SHDSL傳輸模塊的實現方法，其特征在于，包括以下步驟：

步驟一，CPU初始化SHDSL處理單元中的四個用于傳輸通信的通信信道為單線對擴展速率自適應模式；

步驟二，當某一個或多個通信信道側的子線對線路與外界連通時，SHDSL處理單元會根據當前的線路情況反饋較佳的適應速率值給CPU，CPU依照反饋的速率值，重新進行對應通道的參數配置，使其以當前配置的參數嘗試同步；

步驟三，CPU周期監控當前通信信道的同步狀態，并判斷當前是否有兩個、三個或四個通信信道已進入穩定同步狀態，且在一定時間內無新線對同步，如果判斷結果為是，CPU將配置SHDSL處理單元進入相對應的多線對模式，否則返回步驟一；

步驟四，進入多線對模式后，CPU將繼續周期監控，并判斷當前多線對涵蓋的通信信道是否失步，且一定時間內有無恢復，如果判斷結果為是返回步驟三，否則重復步驟四。

3.如權利要求2所述的多線對自適應匯聚的SHDSL傳輸模塊的實現方法，其特征在于，所述步驟二中，通信信道側的各子線隊線路均工作在相同的載荷速率，且分別有一個用于公共發送數據和接收數據的參考時鐘提供給各子線對線路。

4.如權利要求3所述的多線對自適應匯聚的SHDSL傳輸模塊的實現方法，其特征在于，所述子線對線路可任意組合成ITU-T G.shdsl.bis規定的2～4對線的匯聚，以實現匯聚帶寬最大24.576Mbit/s。

5.如權利要求4所述的多線對自適應匯聚的SHDSL傳輸模塊的實現方法，其特征在于，所述步驟三中，CPU周期監控當前通信信道的同步狀態時，如檢測到當前有兩個以上的通信信道已進入穩定同步狀態，設置其任意一條同步的通信信道為主通信鏈路，其它同步的通信信道為從通信鏈路，且配置管理單元的CPU與主通信鏈路進行信息交互，主通信鏈路通過內部通道再與各從通信鏈路進行信息交互，匯聚處理單元組將匯聚后的數據從主通信鏈路對應的AUX接口傳輸至業務處理單元。