[發明專利]MOS電路制造方法及MOS電路

有效

• 申請號: 201410790173.8
• 申請日: 2014-12-17
• 公開（公告）號: CN105762113B
• 公開（公告）日: 2019-06-14
• 發明（設計）人: 潘光燃;文燕;王焜;石金成;高振杰
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L27/06
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 楊貝貝;黃健

本發明提供一種MOS電路制造方法及MOS電路，其中方法包括：在襯底上形成阱區，在所述阱區上形成氧化層；在所述氧化層上淀積未摻雜的多晶硅膜層；對所述多晶硅膜層進行第一摻雜；對所述多晶硅膜層進行光刻、刻蝕，形成第一多晶硅電阻和第二多晶硅電阻；對所述第二多晶硅電阻的一側進行第二摻雜；其中，所述第二摻雜的濃度大于所述第一摻雜的濃度；所述第一摻雜為N摻雜，第二摻雜為P摻雜；或者，所述第一摻雜為P摻雜，第二摻雜為N摻雜。本發明提供的MOS電路制造方法及MOS電路中，二極管和電阻僅用兩次摻雜工藝即可形成，不需要對二極管和電阻分別設置光刻、摻雜工藝，能夠提高MOS電路的制造效率，并且降低工藝成本。

技術領域

本發明涉及集成電路制造技術，尤其涉及一種MOS電路制造方法及MOS電路。

背景技術

MOS電路是以金屬-氧化物-半導體(Metal Oxide Semiconductor，MOS)場效應晶體管為主要元件構成的集成電路，具有體積小、速度快、可靠性高、功耗和成本均較低等特性，因而廣泛用于計算機、通信、機電儀器、家電自動化、航空航天等領域。

在MOS電路中，通常包含有P溝道金屬氧化物半導體(P-channel Metal OxideSemiconductor，PMOS)、N溝道金屬氧化物半導體(N-channel Metal OxideSemiconductor，NMOS)、二極管、電阻、電容等元器件。其中，電阻多為在多晶硅中摻雜硼、磷或者其它雜質后形成的多晶硅電阻，摻雜濃度會影響電阻阻值。二極管的實質是PN結，是對單晶硅或者多晶硅的一側進行N摻雜、另一側進行P摻雜后形成的。

現有技術的不足之處在于，在MOS電路制造過程中，需要針對二極管和電阻分別設置摻雜工藝，工藝效率較低、且成本較高。

發明內容

本發明提供一種MOS電路制造方法及MOS電路，用以解決現有技術中MOS電路制造工藝效率較低、成本較高的技術問題。

本發明提供一種MOS電路制造方法，包括：

在襯底上形成阱區，在所述阱區上形成氧化層；

在所述氧化層上淀積未摻雜的多晶硅膜層；

對所述多晶硅膜層進行第一摻雜；

對所述多晶硅膜層進行光刻、刻蝕，形成第一多晶硅電阻和第二多晶硅電阻；

對所述第二多晶硅電阻的一側進行第二摻雜；

其中，所述第二摻雜的濃度大于所述第一摻雜的濃度；

所述第一摻雜為N摻雜，第二摻雜為P摻雜；或者，所述第一摻雜為P摻雜，第二摻雜為N摻雜。

進一步地，所述第一摻雜的摻雜濃度為1E14-1E15原子/平方厘米；所述第二摻雜的摻雜濃度為2E15-8E15原子/平方厘米。

進一步地，所述氧化層包括柵氧化層和場氧化層；

在對所述多晶硅膜層進行第一摻雜之后，還包括：

對所述柵氧化層表面的多晶硅膜層進行第三摻雜；

所述對所述多晶硅膜層進行光刻、刻蝕，形成第一多晶硅電阻和第二多晶硅電阻，具體包括：

對所述多晶硅膜層進行光刻、刻蝕，在所述場氧化層上形成第一多晶硅電阻和第二多晶硅電阻，在所述柵氧化層上形成多晶硅柵。

進一步地，所述阱區包括N阱和P阱；

所述在所述阱區上形成氧化層，具體包括：

在所述N阱和P阱上分別形成柵氧化層，在所述柵氧化層之間形成場氧化層；

所述在所述柵氧化層上形成多晶硅柵，具體包括：