[發(fā)明專利]MOS電路制造方法及MOS電路

有效

• 申請?zhí)枺?/td>: 201410790173.8
• 申請日: 2014-12-17
• 公開（公告）號: CN105762113B
• 公開（公告）日: 2019-06-14
• 發(fā)明（設計）人: 潘光燃;文燕;王焜;石金成;高振杰
• 申請（專利權(quán)）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L27/06
• 代理公司: 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205
• 代理人: 楊貝貝;黃健

1.一種MOS電路制造方法，其特征在于，包括：

在襯底上形成阱區(qū)，在所述阱區(qū)上形成氧化層；

在所述氧化層上淀積未摻雜的多晶硅膜層；

對所述多晶硅膜層進行第一摻雜；

對所述多晶硅膜層進行光刻、刻蝕，形成第一多晶硅電阻和第二多晶硅電阻；

對所述第二多晶硅電阻的一側(cè)進行第二摻雜；

其中，所述第二摻雜的濃度大于所述第一摻雜的濃度；

所述第一摻雜為N摻雜，第二摻雜為P摻雜；或者，所述第一摻雜為P摻雜，第二摻雜為N摻雜；

所述氧化層包括柵氧化層和場氧化層；

在對所述多晶硅膜層進行第一摻雜之后，還包括：

對所述柵氧化層表面的多晶硅膜層進行第三摻雜；

所述對所述多晶硅膜層進行光刻、刻蝕，形成第一多晶硅電阻和第二多晶硅電阻，具體包括：

對所述多晶硅膜層進行光刻、刻蝕，在所述場氧化層上形成第一多晶硅電阻和第二多晶硅電阻，在所述柵氧化層上形成多晶硅柵；

所述阱區(qū)包括N阱和P阱；

所述在所述阱區(qū)上形成氧化層，具體包括：

在所述N阱和P阱上分別形成柵氧化層，在所述柵氧化層之間形成場氧化層；

所述在所述柵氧化層上形成多晶硅柵，具體包括：

在所述N阱和P阱的柵氧化層上分別形成多晶硅柵。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一摻雜的摻雜濃度為1E14-1E15原子/平方厘米；所述第二摻雜的摻雜濃度為2E15-8E15原子/平方厘米。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述對所述第二多晶硅電阻的一側(cè)進行第二摻雜的同時，還包括：

對所述P阱中位于多晶硅柵兩側(cè)的部分區(qū)域分別進行第二摻雜；

其中，所述第二摻雜為N摻雜。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，在進行第二摻雜之后，還包括：

對所述N阱中位于所述多晶硅柵兩側(cè)的部分區(qū)域以及第二多晶硅電阻的另一側(cè)進行第四摻雜；

其中，所述第四摻雜為P摻雜；所述第二多晶硅電阻中經(jīng)過第二摻雜的部分和經(jīng)過第四摻雜的部分之間間隔預設距離。

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，對所述第二多晶硅電阻的一側(cè)進行第二摻雜的同時，還包括：

對所述N阱中位于多晶硅柵兩側(cè)的部分區(qū)域分別進行第二摻雜；

其中，所述第二摻雜為P摻雜。

6.根據(jù)權(quán)利要求5所述的方法，其特征在于，在進行第二摻雜之后，還包括：

對所述P阱中位于所述多晶硅柵兩側(cè)的部分區(qū)域以及第二多晶硅電阻的另一側(cè)進行第四摻雜；

其中，所述第四摻雜為N摻雜；所述第二多晶硅電阻中經(jīng)過第二摻雜的部分和經(jīng)過第四摻雜的部分之間間隔預設距離。

7.根據(jù)權(quán)利要求4或6所述的方法，其特征在于，所述第三摻雜的濃度為5E15-1.5E16原子/平方厘米；所述第四摻雜的濃度為2E15-8E15原子/平方厘米。

8.一種MOS電路，其特征在于，包括：襯底、形成在所述襯底上的阱區(qū)、形成在所述阱區(qū)上的氧化層以及形成在所述氧化層上的第一多晶硅電阻和二極管；

所述第一多晶硅電阻為經(jīng)過第一摻雜的多晶硅；

所述二極管為一側(cè)經(jīng)過第一摻雜、另一側(cè)經(jīng)過第二摻雜的多晶硅；

其中，所述第二摻雜的濃度大于所述第一摻雜的濃度；

所述第一摻雜為N摻雜，第二摻雜為P摻雜；或者，所述第一摻雜為P摻雜，第二摻雜為N摻雜；

所述電路還包括：多晶硅柵；

所述氧化層包括柵氧化層和場氧化層；

所述第一多晶硅電阻和二極管位于所述場氧化層上；

所述多晶硅柵位于所述柵氧化層上；

所述多晶硅柵為經(jīng)過第一摻雜和第三摻雜的多晶硅；

所述阱區(qū)包括N阱和P阱；

所述N阱和P阱上分別形成有柵氧化層，所述柵氧化層之間形成有場氧化層；

所述N阱和P阱的柵氧化層上分別形成有多晶硅柵。