[發明專利]一種利用已有Verilog BFM構造UVM驗證組件的方法在審
| 申請號： | 201410790038.3 | 申請日： | 2014-12-18 |
| 公開（公告）號： | CN104461812A | 公開（公告）日： | 2015-03-25 |
| 發明（設計）人： | 耿介;于治樓;畢研山 | 申請（專利權）人： | 浪潮集團有限公司 |
| 主分類號： | G06F11/26 | 分類號： | G06F11/26 |
| 代理公司： | 濟南信達專利事務所有限公司 37100 | 代理人： | 姜明 |
| 地址： | 250101 山東*** | 國省代碼： | 山東;37 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 利用 verilog bfm 構造 uvm 驗證 組件 方法 | ||
1.一種利用已有Verilog?BFM構造UVM驗證組件的方法，其特征是具體步驟為：
對已有的Verilog?BFM改造：選擇協議中的driver，根據driver在協議中的數據發送情況，在Verilog?BFM中加入數據包信息的信號以及發送開始結束信號；
在Verilog?module的端口列表中把數據包信息的信號封在一個interface中，然后通過這個interface跟Verilog?BFM連接，根據interface進入的數據包信息來驅動發送信號；
將改造后的Verilog?BFM集成到UVM驗證環境中：創建一個uvm_driver，在它的run_phase中，將從sequece_item中得到的隨機化的數據包信息，不斷發送給虛擬接口，uvm_driver起到連接UVM環境與Verilog?BFM的橋梁作用，無實際工作；
驗證環境頂層例化uvm_driver與Verilog?BFM之間的接口，并通過uvm_config_db把它傳遞給driver中的虛擬接口，完成改造后的Verilog?BFM集成到UVM驗證環境。
2.根據權利要求1所述的一種利用已有Verilog?BFM構造UVM驗證組件的方法，其特征是所述的選擇協議中的driver，選擇的是rapidio協議中的driver，所述的數據包信息按照rapidio協議進行串行發送。
3.根據權利要求2所述的一種利用已有Verilog?BFM構造UVM驗證組件的方法，其特征是所述的數據包信息信號包括數據包的類型，長度，源器件號碼，目的器件號碼，數據負載。
4.根據權利要求3所述的一種利用已有Verilog?BFM構造UVM驗證組件的方法，其特征是所述的數據負載的長度是不固定的，使用隊列來存儲數據負載的長度信息。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于浪潮集團有限公司，未經浪潮集團有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410790038.3/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種數據監控方法及設備
- 下一篇：一種生成數據處理工具的數據包的方法及裝置
