[發明專利]鰭式場效應晶體管、鰭結構及其制造方法

在審

• 申請號: 201410789715.X
• 申請日: 2014-12-17
• 公開（公告）號: CN105762186A
• 公開（公告）日: 2016-07-13
• 發明（設計）人: 李春龍;閆江;李俊峰;趙超
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/10;H01L21/336
• 代理公司: 北京維澳專利代理有限公司 11252
• 代理人: 黨麗;吳蘭柱

技術領域

本發明屬于半導體制造領域，尤其涉及一種鰭式場效應晶體管、鰭結構及其制造方法。

背景技術

隨著半導體器件的高度集成，MOSFET溝道長度不斷縮短，一系列在MOSFET長溝道模型中可以忽略的效應變得愈發顯著，甚至成為影響器件性能的主導因素，這種現象統稱為短溝道效應。短溝道效應會惡化器件的電學性能，如造成柵極閾值電壓下降、功耗增加以及信噪比下降等問題。

為了克服短溝道效應，提出了鰭式場效應晶體管(Fin-FET)的立體器件結構，Fin-FET是具有鰭型溝道結構的晶體管，該種器件利用薄鰭的幾個表面作為溝道，從而可以防止傳統晶體管中的短溝道效應，同時可以增大工作電流。

在鰭式場效應晶體管的制造工藝中，鰭的制造是非常重要的部分，目前的鰭的形貌主要為梯形，這種結構工藝簡單且利于后續隔離的填充，但不利于器件性能的控制和提升。

發明內容

本發明的目的在于克服現有技術中的不足，提供一種鰭式場效應晶體管、鰭結構及其制造方法，利于器件性能的控制和提升。

為實現上述目的，本發明的技術方案為：

一種鰭結構，包括：襯底上的鰭，所述鰭的上部的截面基本為矩形，所述鰭的下部的截面基本為梯形。

可選的，所述鰭的上部的高度范圍為30-40納米。

此外，本發明還提供了一種鰭式場效應晶體管，包括上述任一鰭結構。

此外，本發明還提供了一種鰭結構的制造方法，包括：

提供半導體襯底；

在襯底上形成掩膜層；

在掩膜層的掩蔽下，進行襯底的第一刻蝕，以形成鰭的上部，所述鰭的上部的截面基本為矩形；

在掩膜層的掩蔽下，進行襯底的第二刻蝕，以形成鰭的下部，所述鰭的下部的截面基本為梯形。

可選的，在襯底上形成第一掩膜的步驟包括：

在襯底上依次淀積第一硬掩膜層和非晶硅層；

圖案化非晶硅層；

以非晶硅層為掩蔽，圖案化第一硬掩膜層；

去除非晶硅層。

可選的，襯底為硅襯底，進行第一刻蝕的步驟包括：：采用RIE的刻蝕方法，采用SF₆作為主刻蝕氣體，進行襯底的刻蝕，以形成鰭的上部，所述鰭的上部的截面基本為矩形。

可選的，襯底為硅襯底，進行第二刻蝕的步驟包括：采用RIE的刻蝕方法，采用HBr和O₂作為主刻蝕氣體，繼續進行襯底的刻蝕，以形成鰭的下部，所述鰭的下部的截面基本為梯形。

可選的，所述鰭的上部的高度范圍為30-40納米。

此外，本發明還提供了一種鰭式場效應晶體管的制造方法，采用上述任一方法形成的鰭結構。

本發明的鰭式場效應晶體管及其鰭結構的制造方法，鰭的上部采用矩形的形貌，下部采用梯形的形貌，上部為溝道區域，采用矩形的形貌更易于控制器件的其他結構的形成，而下部的梯形的形貌更易于形成隔離結構，利于器件性能的控制和提升。

附圖說明

為了更清楚地說明本發明實施的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為根據本發明實施例的鰭結構的制造方法流程圖；

圖2-圖9為根據本發明實施例制造鰭式場效應晶體管的各個制造過程中的器件截面結構示意圖。

具體實施方式

為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。

在下面的描述中闡述了很多具體細節以便于充分理解本發明，但是本發明還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施例的限制。

其次，本發明結合示意圖進行詳細描述，在詳述本發明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。

本發明提出了一種鰭結構，參考圖9所示，包括襯底100上的鰭140，所述鰭140的上部140-1的截面基本為矩形，所述鰭140的下部140-2的截面基本為梯形。