[發明專利]一種堆疊式芯片封裝結構

在審

• 申請號: 201410789163.2
• 申請日: 2014-12-16
• 公開（公告）號: CN105789146A
• 公開（公告）日: 2016-07-20
• 發明（設計）人: 陳彧;閻實
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/48
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 吳貴明;張永明

技術領域

本申請涉及半導體制造技術領域，具體而言，涉及一種堆疊式芯片封裝結構。

背景技術

堆疊式芯片封裝(stackeddiepackage)結構是利用三維封裝技術將多個芯片垂直堆疊的 半導體封裝結構，可用于存儲器模組、記憶卡等存儲裝置中。

目前常見的堆疊式芯片封裝結構如圖1所示，一般包括一個基板100’，多個芯片300’以 相互堆疊的方式配置在基板100’上，且芯片300’與芯片300’之間由一層間隙層200’間隔，以 為打線形成的導線500’(bondingwires)提供足夠的高度，該導線連接至固定在基板100’上的 導電板400’上，由于上述間隙層的存在使得打線過程不至于因為高度不足導致崩塌，該間隙 層200’一般采用環氧樹脂或其他聚合物作為其材料，但是間隙層200’的材料與芯片300’的材 料不同，兩者的熱膨脹系數(CTE)不同，容易導致兩者結合處出現裂縫或者引起芯片300’ 熱變形；而且，由于芯片300’越來越薄，由于熱膨脹系數不同有可能導致芯片300’崩裂。

發明內容

本申請旨在提供一種堆疊式芯片封裝結構，以解決現有技術中間隙層容易導致芯片變形 的問題。

為了實現上述目的，根據本申請的一個方面，提供了一種堆疊式芯片封裝結構，包括： 基板；基底芯片，設置在基板上；多個層疊芯片，依次堆疊設置在基底芯片，層疊芯片具有 有源表面和背表面；粘結劑層，設置在基底芯片與基板之間以及相鄰的層疊芯片之間，各層 疊芯片的背表面包括：一個或多個第一表面，平行于有源表面且與有源表面的距離為H1，粘 結劑層設置在第一表面上；一個或多個第二表面，平行于有源表面且與有源表面的距離為H2， 且H1大于H2。

進一步地，上述基底芯片的有源表面和背表面的間距為H3，H2等于H3。

進一步地，上述層疊芯片的數量大于或等于1。

進一步地，上述第二表面為一個且圍繞第一表面設置。

進一步地，上述背表面的寬度為D1，第二表面的內邊緣與外邊緣的距離為D2，D2與D1 的比例為1/5～1/3。

進一步地，上述第一表面為一個。

進一步地，上述粘結劑層中的粘結劑為環氧樹脂或熱塑性樹脂改性的環氧樹脂，熱塑性 樹脂為聚乙烯醇縮醛、尼龍、聚碳酸酯或聚砜。

進一步地，上述堆疊式芯片封裝結構還包括：一個或多個導電板，導電板設置在基板上； 多條導線，各導線通過打線結合的方式電性連接有源表面和導電板，且與有源表面的結點設 置在與第二表面相對的有源表面上。

進一步地，上述堆疊式芯片封裝結構還包括封裝膠體，封裝膠體設置在基板上并包裹基 底芯片、層疊芯片、粘結劑層、導電板和導線。

進一步地，上述堆疊式芯片封裝結構還包括焊球，焊球設置在基板的遠離基底芯片的表 面上。

應用本申請的技術方案，將層疊芯片的背表面設計為高度不同的第一表面和第二表面即 H1大于H2，從而在封裝時可以利用背表面上突出的第一表面與第二表面之間的高度差提供打 線空間，不需要利用現有技術的聚合物材料設置的間隙層，避免了由于不同材料的熱膨脹系 數不同導致的芯片熱變形或崩裂的問題，且由于省去了聚合物材料的使用，也降低了封裝成 本、簡化了封裝步驟。

附圖說明

構成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示意性實 施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中：

圖1示出了現有技術中常見的堆疊式芯片封裝結構的剖面結構示意圖；

圖2示出了本申請一種優選實施方式提供的堆疊式芯片封裝結構的剖面結構示意圖；

圖3示出了圖2所示的堆疊式芯片封裝結構中層疊芯片的一個芯片的剖面結構示意圖；

圖4示出了本申請另一種優選實施方式提供的堆疊式芯片封裝結構的剖面結構示意圖；

圖5示出了本申請又一種優選實施方式提供的堆疊式芯片封裝結構的剖面結構示意圖；

圖6示出了對完成半導體制程的晶圓背面進行打磨減薄，得到減薄后的晶圓的剖面結構 示意圖；

圖7示出了采用厚度較大的刀片對圖6所示的晶圓背面進行切割，得到的晶圓剖面結構 示意圖；

圖8示出了采用常規的切割刀對圖7所示的晶圓進行切割而形成的多個獨立芯片的剖面 結構示意圖；