[發(fā)明專利]一種基于FPGA的反三角函數(shù)實(shí)現(xiàn)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201410783822.1
• 申請(qǐng)日: 2014-12-17
• 公開（公告）號(hào): CN105760349A
• 公開（公告）日: 2016-07-13
• 發(fā)明（設(shè)計(jì)）人: 王棟;連仲勛;楊鑫
• 申請(qǐng)（專利權(quán)）人: 陜西培元電子科技有限公司
• 主分類號(hào): G06F17/15
• 分類號(hào): G06F17/15
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于FPGA的反三角函數(shù)實(shí)現(xiàn)方法，包括反三角函數(shù)實(shí)現(xiàn)器，其特征在于：所述反三角函數(shù)實(shí)現(xiàn)器包括處理器、寄存器組模塊、運(yùn)算控制模塊、運(yùn)算模塊、FPGA控制模塊；

所述處理器輸入端與寄存器組模塊輸出端電連接，寄存器組模塊輸出端與運(yùn)算控制模塊輸入端電連接，所述運(yùn)算控制模塊輸出端與運(yùn)算模塊輸入端電連接，所述處理器輸出端、寄存器組模塊輸出端、運(yùn)算控制模塊輸出端和運(yùn)算模塊輸出端與FPGA控制模塊輸入端電連接。

2.根據(jù)權(quán)利要求1所述的一種基于FPGA的反三角函數(shù)實(shí)現(xiàn)方法，其特征在于：所述寄存器組模塊包括A類寄存器、運(yùn)行控制寄存器、計(jì)算狀態(tài)寄存器、運(yùn)算命令寄存器、計(jì)算精度寄存器、計(jì)算結(jié)果寄存器、操作數(shù)寄存器和總線接口；

所述A類寄存器輸出端、運(yùn)行控制寄存器輸出端、計(jì)算狀態(tài)寄存器輸出端、運(yùn)算命令寄存器輸出端、計(jì)算精度寄存器輸出端、計(jì)算結(jié)果寄存器輸出端、操作數(shù)寄存器輸出端和總線接口輸出端與寄存器組模塊輸入端電連接。

3.根據(jù)權(quán)利要求1所述的一種基于FPGA的反三角函數(shù)實(shí)現(xiàn)方法，其特征在于：所述運(yùn)算模塊包括若干個(gè)加減法器和若干個(gè)移位器；所述加減法器輸出端和移位器輸出端與運(yùn)算模塊輸入端電連接。

4.根據(jù)權(quán)利要求1所述的一種基于FPGA的反三角函數(shù)實(shí)現(xiàn)方法，其特征在于：所述反三角函數(shù)實(shí)現(xiàn)器還包括電源模塊、復(fù)位模塊和開關(guān)模塊；

所述電源模塊輸出端、復(fù)位模塊輸出端和開關(guān)模塊輸出端分別與FPGA控制模塊輸入端電連接。

5.根據(jù)權(quán)利要求1所述的一種基于FPGA的反三角函數(shù)實(shí)現(xiàn)方法，其特征在于：所述反三角函數(shù)實(shí)現(xiàn)器還包括顯示屏和鍵盤輸入模塊；

所述顯示屏輸入端與FPGA控制模塊輸出端電連接，所述鍵盤輸入模塊輸出端與FPGA控制模塊輸入端電連接。