[發明專利]具有多個位錯平面的MOSFET

在審

• 申請號: 201410770305.0
• 申請日: 2014-12-15
• 公開（公告）號: CN105374873A
• 公開（公告）日: 2016-03-02
• 發明（設計）人: 呂偉元
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明提供了一種方法，該方法包括形成金屬氧化物半導體場效應晶體管(MOSFET)。該方法包括實施注入以形成鄰近MOSFET的柵電極的預非晶化注入(PAI)區，在PAI區上方形成應變覆蓋層，以及對應變覆蓋層和PAI區實施退火以形成位錯平面。由于退火形成位錯平面，其中位錯平面的傾斜角小于約65度。本發明還涉及具有多個位錯平面的MOSFET。

相關申請的交叉引用

本申請是2011年10月24日提交的標題為“具有多個位錯平面的MOSFET”的美國專利申請第13/280,094號的部分繼續申請，其全部內容結合于此作為參考。

技術領域

本發明涉及具有多個位錯平面的MOSFET。

背景技術

為了提高金屬氧化物半導體(MOS)器件的性能，可以將應力引入到MOS器件的溝道區內以提高載流子遷移率。通常，期望在源極至漏極方向上在n型MOS(“NMOS”)器件的溝道區中引入拉伸應力，而在源極至漏極方向上在p型MOS(“PMOS”)器件的溝道區中引入壓縮應力。因此開發了用于提高MOS器件中的應力的技術。

發明內容

為了解決現有技術中存在的問題，根據本發明的一個方面，提供了一種方法，包括：形成金屬氧化物半導體場效應晶體管(MOSFET)，其包括：實施第一注入以形成鄰近所述MOSFET的柵電極的第一預非晶化注入(PAI)區；在所述第一PAI區上方形成第一應變覆蓋層；以及對所述第一應變覆蓋層和所述第一PAI區實施第一退火以形成第一位錯平面，其中，由于所述第一退火形成所述第一位錯平面，所述第一位錯平面的傾斜角小于約65度。

在上述方法中，在形成所述第一應變覆蓋層中，添加氫氣(H2)作為工藝氣體。

在上述方法中，在所述第一退火中，將所述第一應變覆蓋層暴露于紫外光。

在上述方法中，還包括形成鄰近所述MOSFET的柵電極的第二位錯平面，其中，所述第一位錯平面和所述第二位錯平面位于所述柵電極的同一側，并且延伸到所述MOSFET的源極/漏極區內。

在上述方法中，在形成所述第一位錯平面之后實施所述第二位錯平面的形成，并且所述第一位錯平面和所述第二位錯平面基本上彼此平行。

在上述方法中，在形成所述第一位錯平面之后實施所述第二位錯平面的形成，并且所述第一位錯平面和所述第二位錯平面彼此不平行。

在上述方法中，形成所述第二位錯平面包括：蝕刻所述第一應變覆蓋層以去除所述第一應變覆蓋層的水平部分，其中，鄰近所述柵電極的所述第一應變覆蓋層的垂直部分未被蝕刻以形成偏移間隔件；在蝕刻之后，實施第二注入以形成鄰近所述柵電極的第二PAI區；在所述第二PAI區上方形成第二應變覆蓋層；以及對所述第二應變覆蓋層和所述第二PAI區實施第二退火，其中，由于所述第二退火形成所述二位錯平面。

在上述方法中，所述第一位錯平面的傾斜角小于約45度。

在上述方法中，還包括：在形成所述第一位錯平面之后，實施外延生長以在所述MOSFET的源極/漏極區上方形成外延半導體層；以及實施硅化以在所述源極/漏極區上形成硅化物區，其中，在硅化中消耗掉所述外延半導體層的頂部，而在硅化中不消耗所述外延半導體層的底部。

在上述方法中，還包括鄰近所述MOSFET蝕刻淺溝槽隔離(STI)區以形成鄰接所述MOSFET的凹槽，其中，所述STI區具有位于凹槽下面的凹進的頂面，并且所述第一位錯平面的夾止線高于所述STI區的凹進的頂面。