[發明專利]用于非平面化合物半導體器件的溝道應變控制

有效

• 申請號: 201410768915.7
• 申請日: 2014-12-15
• 公開（公告）號: CN105321822B
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 江國誠
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06;H01L29/423;H01L21/28
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明提供了一種具有不同應變的NMOS FinFET和PMOS FinFET的電路器件。在示例性實施例中，半導體器件包括其上形成有第一鰭結構和第二鰭結構的襯底。第一鰭結構包括：設置在襯底的表面之上的相對的源極/漏極區域；設置在相對的源極/漏極區域之間且設置在襯底的表面之上的溝道區域；以及設置在溝道區域和襯底之間的第一掩埋層。第一掩埋層包括化合物半導體氧化物。第二鰭結構包括設置在襯底和第二鰭結構的溝道區域之間的第二掩埋層，使得第二掩埋層在組成上不同于第一掩埋層。例如，第二鰭結構可以不包括化合物半導體氧化物。本發明涉及用于非平面化合物半導體器件的溝道應變控制。

技術領域

本發明涉及用于非平面化合物半導體器件的溝道應變控制。

背景技術

半導體工業已經進入了納米級技術工藝節點以尋求更高的器件密度、更好的性能和更低的成本。盡管在材料和制造中具有開創性的發展，但在縮小諸如傳統MOSFET的縮放平面器件方面仍具有挑戰。為了克服這些挑戰，電路設計者尋找新型的結構以實現改進的性能。一種探索的途徑是發展三維設計，諸如，鰭式場效應晶體管(FinFET)。FinFET可以被認為是從襯底伸出并進入柵極內的典型平面器件。典型的FinFET被制造成具有從襯底向上延伸的薄“鰭”(或鰭結構)。FET的溝道形成在這個垂直的鰭中，并且在鰭的溝道區域上方提供柵極(例如，包裹圍繞溝道區域)。在鰭周圍包裹柵極增大了溝道區域和柵極之間的接觸面積，并且允許柵極從多個側面來控制溝道。這可以在多個方面帶來優勢，并且在一些應用中，FinFET提供了減小的短溝道效應、減小的漏電流和增大的電流。換句話說，與平面器件相比，FinFET可以更快、更小并更有效率。

然而，由于FinFET和其他非平面器件中固有的復雜性，因此在制造平面晶體管中使用的多種技術并不能良好的適用于制造非平面器件。僅作為一個實例，由于不同類型的半導體的不同晶格結構，因此用于在元素半導體襯底上形成化合物半導體溝道的傳統技術可以產生不期望的溝道應變和/或晶格缺陷。同樣地，傳統技術不能夠有效地在溝道區域和襯底之間形成化合物半導體氧化物或其他絕緣部件。因此，盡管現有的制造技術通常已經足夠用于平面器件，但為了繼續滿足不斷增長的設計需求，需要進一步的改進。

發明內容

為了解決現有技術中存在的問題，根據本發明的一個方面，提供了一種半導體器件，包括：襯底；以及鰭結構，形成在所述襯底上，其中，所述鰭結構包括：相對的源極/漏極區域，設置在所述襯底的表面之上；溝道區域，設置在所述相對的源極/漏極區域之間并且設置在所述襯底的表面之上；和掩埋層，設置在所述溝道區域和所述襯底之間，其中，所述掩埋層包括化合物半導體氧化物。

在上述半導體器件中，所述掩埋層包括SiGe氧化物。

在上述半導體器件中，所述鰭結構對應于NMOS器件。

在上述半導體器件中，所述鰭結構是第一鰭結構，所述半導體器件還包括：第二鰭結構，對應于PMOS器件，并且所述第二鰭結構包括設置在所述襯底和所述第二鰭結構的溝道區域之間的掩埋層，其中，所述第二鰭結構的掩埋層不同于所述第一鰭結構的掩埋層。

在上述半導體器件中，所述第一鰭結構的掩埋層包括SiGe氧化物，而所述第二鰭結構的掩埋層不包括SiGe氧化物。

在上述半導體器件中，所述掩埋層包括具有漸變的Ge濃度的SiGe，在接近所述襯底的第一部分處的Ge濃度比在遠離所述襯底的第二部分處的Ge濃度低。

在上述半導體器件中，所述漸變的Ge濃度從約20原子百分比增大至約60原子百分比。

在上述半導體器件中，所述相對的源極/漏極區域中的每個均包括設置在所述掩埋層上的晶種層以及設置在所述晶種層上的外延部分。

在上述半導體器件中，所述晶種層包括Ge濃度介于約20原子百分比和約70原子百分比之間的SiGe。