[發明專利]用于非平面化合物半導體器件的溝道應變控制

有效

• 申請號: 201410768915.7
• 申請日: 2014-12-15
• 公開（公告）號: CN105321822B
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 江國誠
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06;H01L29/423;H01L21/28
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件，包括：

襯底；

多個淺溝槽隔離部件，形成在所述襯底上方；以及

第一鰭結構，形成在所述襯底上，其中，所述第一鰭結構包括：

相對的源極/漏極區域，設置在所述襯底的表面之上；

溝道區域，設置在所述相對的源極/漏極區域之間并且設置在所述襯底的表面之上；和

掩埋層，設置在所述多個淺溝槽隔離部件之間以及所述溝道區域和所述襯底之間，其中，所述第一鰭結構的掩埋層包括SiGe氧化物，

其中，所述相對的源極/漏極區域中的每個均包括設置在所述第一鰭結構的掩埋層上的晶種層以及設置在所述晶種層上的外延部分，并且所述晶種層位于所述多個淺溝槽隔離部件的頂面之上，所述多個淺溝槽隔離部件使多個所述第一鰭結構彼此隔離。

2.根據權利要求1所述的半導體器件，其中，所述第一鰭結構對應于NMOS器件。

3.根據權利要求2所述的半導體器件，還包括：

第二鰭結構，對應于PMOS器件，并且所述第二鰭結構包括設置在所述襯底和所述第二鰭結構的溝道區域之間的掩埋層，其中，所述第二鰭結構的掩埋層不同于所述第一鰭結構的掩埋層。

4.根據權利要求3所述的半導體器件，其中，所述第二鰭結構的掩埋層不包括SiGe氧化物。

5.根據權利要求1所述的半導體器件，其中，所述掩埋層包括具有漸變的Ge濃度的SiGe，在接近所述襯底的第一部分處的Ge濃度比在遠離所述襯底的第二部分處的Ge濃度低。

6.根據權利要求5所述的半導體器件，其中，所述漸變的Ge濃度從20原子百分比增大至60原子百分比。

7.根據權利要求1所述的半導體器件，其中，所述晶種層包括Ge濃度介于20原子百分比和70原子百分比之間的SiGe。

8.一種半導體器件，包括：

襯底；

多個淺溝槽隔離部件，形成在所述襯底上方；

NMOS FinFET，形成在所述襯底上，其中，所述NMOS FinFET包括：

第一絕緣層，具有第一組成并且形成在所述多個淺溝槽隔離部件之間的所述襯底上，其中，所述第一絕緣層包括SiGe氧化物；和

n-溝道區域，形成在所述第一絕緣層上，從而所述第一絕緣層將所述n-溝道區域與所述襯底電隔離；以及

PMOS FinFET，形成在所述襯底上，其中，所述PMOS FinFET包括：

SiGe層，形成在所述多個淺溝槽隔離部件之間的所述襯底上，其中，所述SiGe層不同于所述第一組成；和

p-溝道區域，形成在所述SiGe層上，從而所述SiGe層將所述p-溝道區域與所述襯底電隔離，

其中，所述多個淺溝槽隔離部件使所述NMOS FinFET和所述PMOS FinFET彼此隔離。

9.根據權利要求8所述的半導體器件，其中，所述第一絕緣層包括漸變的Ge濃度，在接近所述襯底的所述第一絕緣層的一部分中的Ge濃度比遠離所述襯底的所述第一絕緣層的一部分中的Ge濃度低。

10.根據權利要求9所述的半導體器件，其中，所述漸變的Ge濃度從20原子百分比增大至60原子百分比。

11.根據權利要求8所述的半導體器件，其中，所述NMOS FinFET包括鄰近所述n-溝道區域的源極/漏極結構，并且所述源極/漏極結構包括形成在所述第一絕緣層上的晶種層以及設置在所述晶種層上的外延結構。