[發(fā)明專利]雙端口靜態(tài)隨機(jī)存取存儲(chǔ)器單元

有效

• 申請(qǐng)?zhí)枺?/td>: 201410768911.9
• 申請(qǐng)日: 2014-12-15
• 公開(kāi)（公告）號(hào): CN105321556B
• 公開(kāi)（公告）日: 2018-06-26
• 發(fā)明（設(shè)計(jì)）人: 廖忠志
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): G11C11/413
• 分類號(hào): G11C11/413
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

本發(fā)明提供了一種靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元，包括：第一反相器，包括第一上拉(PU)器件、第一下拉(PD)器件、以及第二PD器件；第二反相器，交叉耦合至第一反相器，第二反相器包括第二PU器件、第三PD器件、以及第四PD器件；第一傳輸柵極(PG)器件和第二傳輸柵極器件，耦合至第一反相器，以形成第一端口；以及第三PG器件和第四PG器件，耦合至第二反相器，以形成第二端口。第一PG器件和第二PG器件、第一反相器的第一PD器件、以及第二反相器的第三PD器件被配置在第一有源區(qū)域上。第三PG器件和第四PG器件、第一反相器的第二PD器件、以及第二反相器的第四PD器件被配置在第二有源區(qū)域上。

技術(shù)領(lǐng)域

本發(fā)明總體上涉及半導(dǎo)體技術(shù)領(lǐng)域，具體地，涉及雙端口靜態(tài)隨機(jī)存取存儲(chǔ)器單元。

背景技術(shù)

在深亞微米級(jí)集成電路技術(shù)中，嵌入的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)器件已經(jīng)成為了具有高速的通信、圖像處理和片上系統(tǒng)(SOC)產(chǎn)品的受歡迎的存儲(chǔ)單元。例如，雙端口(DP)SRAM器件允許并行操作，諸如在一個(gè)周期中1R(讀)1W(寫(xiě))或2R(讀)，因而其帶寬高于單端口SRAM的帶寬。在具有減小的部件尺寸和增大的封裝密度的先進(jìn)技術(shù)中，單元結(jié)構(gòu)的低負(fù)載和高速度是嵌入式存儲(chǔ)器和SOC產(chǎn)品中的重要因素。具有短位線(BL)的薄式SRAM單元結(jié)構(gòu)在BL RC延遲方面提供了更好的性能。然而，薄式單元結(jié)構(gòu)具有如下缺點(diǎn)：數(shù)據(jù)節(jié)點(diǎn)泄漏、下拉(PD)/傳輸柵極(PG)器件的器件匹配、以及電流集聚效應(yīng)(current crowding)等。DP SRAM的特定操作模式(并行操作)需要更多的下拉驅(qū)動(dòng)能力來(lái)覆蓋ON操作模式的兩個(gè)端口。這進(jìn)一步需要對(duì)于靜態(tài)噪聲容限(SNM)的雙貝塔比(double beta ratio)設(shè)置。同樣地，PD器件寬度大約為單端口單元的兩倍。這導(dǎo)致了PD器件的漏極節(jié)點(diǎn)的L形或T形布局，因而可能引發(fā)上述問(wèn)題。此外，在光刻工藝過(guò)程中，SRAM單元還可能遇到各種難題。因此，我們需要一種新結(jié)構(gòu)來(lái)解決以上這些問(wèn)題。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)發(fā)明的一方面，提供了一種靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元，包括：第一反相器，包括第一上拉(PU)器件、第一下拉(PD)器件、以及第二PD器件；第二反相器，交叉耦合至所述第一反相器，所述第二反相器包括第二PU器件、第三PD器件、以及第四PD器件；第一傳輸柵極(PG)器件和第二傳輸柵極器件，耦合至所述第一反相器，以形成第一端口；以及第三PG器件和第四PG器件，耦合至所述第二反相器，以形成第二端口，其中，所述第一PG器件和所述第二PG器件、所述第一反相器的所述第一PD器件、以及所述第二反相器的所述第三PD器件被配置在第一有源區(qū)域上，其中，所述第三PG器件和所述第四PG器件、所述第一反相器的所述第二PD器件、以及所述第二反相器的所述第四PD器件被配置在第二有源區(qū)域上，以及其中，所述第一PU器件和所述第二PU器件被配置在第三有源區(qū)域上。

在該SRAM單元中，所述第一有源區(qū)域、所述第二有源區(qū)域、以及所述第三有源區(qū)域被設(shè)置為沿第一方向彼此平行，其中，第一p阱被配置在所述第一有源區(qū)域中，第二p阱被配置在所述第二有源區(qū)域中，以及n阱被配置在所述第三有源區(qū)域中，以及其中，所述第三有源區(qū)域被設(shè)置在所述第一有源區(qū)域和所述第二有源區(qū)域之間。

在該SRAM單元中，形成第一長(zhǎng)接觸件，以電連接所述第一PG器件的漏極、所述第一PD器件的漏極、所述第一PU器件的漏極、所述第二PD器件的漏極、以及所述第三PG器件的漏極，其中，所述第一長(zhǎng)接觸件具有在所述第一p阱、所述n阱、以及所述第二p阱上方沿所述第一方向延伸的第一尺寸以及沿第二方向延伸的第二尺寸，所述第二方向基本垂直于所述第一方向，以及其中，所述第一尺寸大于所述第二尺寸。

在該SRAM單元中，形成第二長(zhǎng)接觸件，以電連接所述第二PG器件的漏極、所述第三PD器件的漏極、所述第二PU器件的漏極、所述第四PD器件的漏極、以及所述第四PG器件的漏極，其中，所述第二長(zhǎng)接觸件具有在所述第一p阱、所述n阱、以及所述第二p阱上方沿所述第一方向延伸的第一尺寸以及沿所述第二方向延伸的第二尺寸，以及其中，所述第一尺寸大于所述第二尺寸。