[發明專利]雙端口靜態隨機存取存儲器單元

有效

• 申請號: 201410768911.9
• 申請日: 2014-12-15
• 公開（公告）號: CN105321556B
• 公開（公告）日: 2018-06-26
• 發明（設計）人: 廖忠志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種靜態隨機存取存儲器SRAM單元，包括：

第一反相器，包括第一上拉PU器件、第一下拉PD器件、以及第二PD器件；

第二反相器，交叉耦合至所述第一反相器，所述第二反相器包括第二PU器件、第三PD器件、以及第四PD器件；

第一傳輸柵極PG器件和第二PG器件，耦合至所述第一反相器，以形成第一端口；以及

第三PG器件和第四PG器件，耦合至所述第二反相器，以形成第二端口，

其中，所述第一PG器件和所述第二PG器件、所述第一反相器的所述第一PD器件、以及所述第二反相器的所述第三PD器件被配置在第一有源區域上，

其中，所述第三PG器件和所述第四PG器件、所述第一反相器的所述第二PD器件、以及所述第二反相器的所述第四PD器件被配置在第二有源區域上，以及

其中，所述第一PU器件和所述第二PU器件被配置在第三有源區域上。

2.根據權利要求1所述的SRAM單元，其中，所述第一有源區域、所述第二有源區域、以及所述第三有源區域被設置為沿第一方向彼此平行，

其中，第一p阱被配置在所述第一有源區域中，第二p阱被配置在所述第二有源區域中，以及n阱被配置在所述第三有源區域中，以及

其中，所述第三有源區域被設置在所述第一有源區域和所述第二有源區域之間。

3.根據權利要求2所述的SRAM單元，其中，形成第一長接觸件，以電連接所述第一PG器件的漏極、所述第一PD器件的漏極、所述第一PU器件的漏極、所述第二PD器件的漏極、以及所述第三PG器件的漏極，

其中，所述第一長接觸件具有在所述第一p阱、所述n阱、以及所述第二p阱上方沿所述第一方向延伸的第一尺寸以及沿第二方向延伸的第二尺寸，所述第二方向垂直于所述第一方向，以及

其中，所述第一尺寸大于所述第二尺寸。

4.根據權利要求3所述的SRAM單元，其中，形成第二長接觸件，以電連接所述第二PG器件的漏極、所述第三PD器件的漏極、所述第二PU器件的漏極、所述第四PD器件的漏極、以及所述第四PG器件的漏極，

其中，所述第二長接觸件具有在所述第一p阱、所述n阱、以及所述第二p阱上方沿所述第一方向延伸的第一尺寸以及沿所述第二方向延伸的第二尺寸，以及

其中，所述第一尺寸大于所述第二尺寸。

5.根據權利要求1所述的SRAM單元，其中，所述第一PU器件、所述第二PU器件、所述第一PD器件、所述第二PD器件、所述第三PD器件、所述第四PD器件、所述第一PG器件、所述第二PG器件、所述第三PG器件、以及所述第四PG器件中的每一個均包括鰭式場效應晶體管FinFET。

6.根據權利要求5所述的SRAM單元，其中，所述第一PG器件、所述第二PG器件、所述第一PD器件、所述第二PD器件、所述第三PD器件、所述第四PD器件中的每一個均包括鰭式場效應晶體管FinFET。

7.根據權利要求2所述的SRAM單元，進一步包括第一金屬層，形成在所述第一反相器和所述第二反相器上方，所述第一金屬層包括配置為沿所述第一方向彼此平行的多條金屬線，

其中，所述多條金屬線按照如下次序進行配置：

第一字線WL接合線，

第一局部互連LI線，

第一位線BL，

第一Vss線，

第一位線BL條，

第一Vdd線，

第二BL，

第二Vss線，

第二BL條，

第二LI線，以及

第二字線WL接合線。

8.根據權利要求7所述的SRAM單元，進一步包括第二金屬層，形成在所述第一金屬層上方，所述第二金屬層包括配置為沿第二方向彼此平行的多條金屬線，所述第二方向垂直于所述第一方向，

其中，所述第二金屬層中的多條金屬線包括：

至少兩條字線，

至少一條Vss線，以及

至少一條Vdd線。