[發明專利]小間距PoP封裝單體

在審

• 申請號: 201410759285.7
• 申請日: 2014-12-10
• 公開（公告）號: CN104538380A
• 公開（公告）日: 2015-04-22
• 發明（設計）人: 陳南南;王宏杰
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 殷紅梅;劉海

技術領域

本發明涉及一種小間距PoP封裝單體，屬于半導體封裝技術領域。

背景技術

作為目前封裝高密集成的主要方式，PoP（package?on?package，層疊封裝）得到越來越多的重視。芯片的堆疊是提高電子封裝高密化的主要途徑之間，PoP設計已經在業界得到比較廣泛的開發和應用。

現有技術中，一般采用錫球互連的PoP解決方案，這種結構在坍塌、位移（shift）等方面存在一定難度和不足。基板多層PoP芯片堆疊時，需將錫球與芯片一起塑封，不利于返修。傳統的錫球X軸方向尺寸與Y軸尺寸相當，限制了間距時一步減小。

發明內容

本發明的目的是克服現有技術中存在的不足，提供一種小間距PoP封裝單體，解決PoP封裝坍塌、偏移的問題，并進一步減小間距，提高I/O數量。

按照本發明提供的技術方案，所述小間距PoP封裝單體，包括芯片、塑封材料和焊球；其特征是：所述焊球包括銅核球，在銅核球表面鍍覆鍍層釬料。

進一步的，所述焊球為橢球形、矩形柱形或圓柱形，銅核球為橢球形、矩形柱形或圓柱形。

進一步的，所述封裝單體包括塑封材料，塑封材料中塑封芯片，芯片的正面與塑封材料的正面平齊，芯片的高度小于塑封材料的高度；在所述塑封材料的正面設置RDL層，RDL層中設置再布線金屬走線層，再布線金屬走線層上設置UBM層，再布線金屬走線層連接UBM層和芯片上的電極，在UBM層上設置焊球。

進一步的，所述封裝單體包括塑封材料，塑封材料中塑封芯片和金屬層，芯片的正面與塑封材料的正面平齊，芯片的高度小于塑封材料的高度；所述金屬層的一表面與塑封材料的正面平齊，金屬層的厚度小于塑封材料的高度；在所述塑封材料的正面設置RDL層，RDL層中設置再布線金屬走線層，再布線金屬走線層上設置UBM層，再布線金屬走線層連接UBM層和芯片上的電極，在UBM層上設置焊球。

進一步的，所述封裝單體包括塑封材料，塑封材料中塑封芯片、金屬層和金屬柱，芯片的正面與塑封材料的正面平齊，芯片的高度小于塑封材料的高度；所述金屬層的一表面與塑封材料的正面平齊，金屬層的另一表面與金屬柱的一端連接，金屬柱的另一端與塑封材料的背面平齊；在所述塑封材料的正面設置RDL層，RDL層中設置再布線金屬走線層，再布線金屬走線層上設置UBM層，再布線金屬走線層連接UBM層和芯片上的電極，在UBM層上設置焊球。

進一步的，所述封裝單體包括塑封材料，塑封材料中塑封芯片，芯片的背面與塑封材料的背面平齊，芯片的高度小于塑封材料的高度；在所述塑封材料的正面設置RDL層，RDL層中設置再布線金屬走線層，再布線金屬走線層上設置UBM層，再布線金屬走線層連接UBM層和芯片上的電極，在UBM層上設置焊球。

進一步的，所述封裝單體包括塑封材料，塑封材料中塑封芯片和金屬層，芯片的背面與塑封材料的背面平齊，芯片的高度小于塑封材料的高度；所述金屬層的一表面與塑封材料的背面平齊，金屬層的厚度小于塑封材料的高度；在所述塑封材料的正面設置RDL層，RDL層中設置再布線金屬走線層，再布線金屬走線層上設置UBM層，再布線金屬走線層連接UBM層和芯片上的電極，在UBM層上設置焊球。

進一步的，所述封裝單體包括塑封材料，塑封材料中塑封芯片、金屬層和金屬柱，芯片的背面與塑封材料的背面平齊，芯片的高度小于塑封材料的高度；所述金屬層的一表面與塑封材料的背面平齊，金屬層的另一表面與金屬柱的一端連接，金屬柱的另一端與塑封材料的正面平齊；在所述塑封材料的正面設置RDL層，RDL層中設置再布線金屬走線層，再布線金屬走線層上設置UBM層，再布線金屬走線層連接UBM層和芯片上的電極，在UBM層上設置焊球。

進一步的，所述封裝單體為基板PoP封裝結構，包括基板，在基板上采用塑封材料塑封芯片，在基板的正面設置焊盤，在焊盤上設置焊球；所述塑封材料全部覆蓋基板的背面。

進一步的，所述封裝單體為基板PoP封裝結構，包括基板，在基板上采用塑封材料塑封芯片，在基板的正面設置焊盤，在焊盤上設置焊球；所述塑封材料部分覆蓋基板的背面。

本發明所述的小間距PoP封裝單體及PoP封裝結構，將非中心對稱型球或柱應用于扇出型晶圓級封裝或PoP封裝，可以解決PoP封裝坍塌、偏移的問題，并進一步減小間距，提高I/O數量。

附圖說明

圖1為本發明所述小間距PoP封裝單體第一種實施例的示意圖。

圖2為本發明所述小間距PoP封裝單體第二種實施例的示意圖。

圖3為本發明所述小間距PoP封裝單體第三種實施例的示意圖。