[發明專利]半導體器件及其制造方法

在審

• 申請號: 201410759094.0
• 申請日: 2014-12-10
• 公開（公告）號: CN105742352A
• 公開（公告）日: 2016-07-06
• 發明（設計）人: 張嚴波;殷華湘;朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423;H01L21/336;H01L21/28
• 代理公司: 北京維澳專利代理有限公司 11252
• 代理人: 黨麗;吳蘭柱

1.一種半導體器件，其特征在于，包括：

半導體襯底；

襯底上的柵介質層；

柵介質層上的柵極結構；

柵極結構兩側的源漏區；

其中，柵極結構包括第一柵極和第二柵極，第一柵極位于源漏區內側的柵介質層之上，第二柵極位于第一柵極之間的柵介質層之上，對于NMOS，第一柵極的有效功函數小于第二柵極的有效功函數，對于PMOS，第一柵極的有效功函數大于第二柵極的有效功函數。

2.根據權利要求1所述的半導體器件，其特征在于，所述第一柵極的柵長范圍各為2-40nm。

3.根據權利要求1所述的半導體器件，其特征在于，所述第一柵極為第一功函數調節層，所述第二柵極包括第二功函數調節層及其上的第三金屬層。

4.根據權利要求3所述的半導體器件，其特征在于，對于NMOS器件，第一功函數調節層的有效功函數小于4.6eV，對于PMOS器件，第一功函數調節層的有效功函數大于4.6eV。

5.根據權利要求3所述的半導體器件，其特征在于，第二功函數調節層形成在第一功函數調節層的側壁上以及第一功函數調節層之間的柵介質層上。

6.一種半導體器件的制造方法，其特征在于，包括：

提供半導體襯底，襯底上形成有偽柵區及偽柵區兩側的源漏區；

去除偽柵區，以形成開口；

在所述開口的側壁上形成第一柵極；

填充開口，以在開口中形成第二柵極；

其中，對于NMOS，第一柵極的有效功函數小于第二柵極的有效功函數，對于PMOS，第一柵極的有效功函數大于第二柵極的有效功函數。

7.根據權利要求6所述的制造方法，其特征在于，所述第一柵極的柵長范圍各為2-40nm。

8.根據權利要求6所述的制造方法，其特征在于，所述第一柵極為第一功函數調節層。

9.根據權利要求6所述的制造方法，其特征在于，形成第二柵極的步驟包括：在開口的內表面上形成第二功函數調節層，并以第三金屬層填充開口，以形成第二柵極。

10.根據權利要求9所述的制造方法，其特征在于，對于NMOS器件，第一功函數調節層的有效功函數小于4.6eV，對于PMOS器件，第一功函數調節層的有效功函數大于4.6eV。