[發(fā)明專利]預施加的底部填充在審
| 申請?zhí)枺?/td> | 201410755931.2 | 申請日: | 2014-09-03 |
| 公開(公告)號: | CN104617055A | 公開(公告)日: | 2015-05-13 |
| 發(fā)明(設計)人: | M·K·加拉赫;E·安祖爾斯;D·弗萊明;A·V·多波;C·Q·特魯翁;A·舒貝;J·M·卡爾維特 | 申請(專利權)人: | 羅門哈斯電子材料有限公司 |
| 主分類號: | H01L23/29 | 分類號: | H01L23/29;H01L21/56;H01L21/60 |
| 代理公司: | 上海專利商標事務所有限公司 31100 | 代理人: | 江磊 |
| 地址: | 美國馬*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 施加 底部 填充 | ||
本發(fā)明通常涉及電子封裝領域,并且更特別地涉及預施加的底部填充的領域。
近年來,其中集成電路(IC)芯片被基本上反轉并使用可焊接互連而被結合到基片的倒焊芯片技術在半導體封裝中快速地發(fā)展。對于這種技術來說,關鍵的驅動因素在于增加的I/O連接,其能夠獲得更大速度并且更短地連接,導致信號完整性的改善。占據(jù)反轉IC芯片和基片之間空間的底部填充材料為倒焊芯片封裝的可靠性的關鍵因素。底部填充材料支撐電氣連接,對它們進行保護使其免受環(huán)境影響,并減弱倒焊芯片連接上的熱機械應力。通常地,聚合物基的底部填充材料與芯片和基片部件、例如焊接連接部件具有不同的熱膨脹系數(shù)(CTE)。這種CTE的不匹配會導致例如在所述裝置經歷溫度周期的時候致使裝置失效的熱機械應力。為了降低這種CTE不匹配,底部填充材料典型地包含無機填料,例如二氧化硅。
在基片上的芯片的邊緣處分配底部填充并允許其在毛細作用下流入芯片和基片之間的間隙中為封裝中最為常用的結合底部填充的方法。在特定的方式中,毛細流動為緩慢的,例如當高含量的填料被添加至底部填充材料的時候,和/或在封裝內導致不完全的空隙,并且還由于填料在毛細流動過程中的沉積而在聚合物和填料之間產生不均勻的底部填充。這種問題會在增大芯片尺寸和/或減小倒焊芯片芯片模具上的互連結構的節(jié)距尺寸時更為嚴重。
一種替代的底部填充工藝為非流動底部填充(NUF)工藝,其中底部填充被分配在基片上,并且隨后芯片/模具被放置在底部填充之上。然而,這種工藝仍存在著某些問題,例如可焊接部件之間填料顆粒的截留,例如芯片/模具和基片上的接合墊上導致互連失敗的焊接凸點。
WLUF(晶片級底部填充)工藝也是另一種可替換形式,其中底部填充可被施加在凸起的晶片上,或者不具有焊接凸點并隨后經歷凹凸化工藝的晶片上。底部填充材料可以通過多種不同的技術而被施加在晶片上,例如薄膜層壓、旋轉涂覆或絲網印刷工藝。類似于NUF,WLUF工藝需要面對避免在基片上的晶片和接合墊上的可焊接部件之間的填料截留的挑戰(zhàn)。
美國專利US?6,861,285公開的工藝中,多個底部填充層被施加至凸起的晶片,至少一個底部填充層包含填料材料,并且至少一個底部填充層不含有或者基本上不含有填料材料,其中每個底部填充材料層均被單獨地施加。包含填料的底部填充層被首先施加在晶片上。在所期望數(shù)量的這樣填充的底部填充層被施加之后,化學的和/或機械的方法被用于從凸起的上部移除底部填充材料,并暴露凸起的上部表面。這樣的方法包括拋光或研磨,干蝕刻或濕蝕刻,化學機械拋光,反應離子蝕刻,激光研磨和激光燒蝕。接下來,不含有或者基本上不含有填充材料的底部填充材料層被施加至填充的底部填充層的表面,并覆蓋焊接凸點的暴露的上表面。最后,晶片被連接至基片,其中焊接凸點與基片上相應的接合墊相接觸。在該專利中描述的工藝需要化學的和/或機械的移除步驟,焊接凸點可能會在其間容易地損壞,導致潛在高水平的裝置失效。仍存在著對于施加底部填充材料來制造IC組件的改善工藝的需求。
本發(fā)明提供了一種底部填充結構,依次包括:頂膜層;聚合物層,和底膜層,其中聚合物層包含第一聚合物區(qū)域和第二聚合物區(qū)域,其中第二聚合物區(qū)域包含無機填料。優(yōu)選地,第一聚合物區(qū)域不含無機填料。這種多區(qū)域底部填充結構在單獨的步驟中被施加至基片。
本發(fā)明還提供了一種方法,該方法包括:提供如上所述的底部填充結構;從底部填充結構移除底膜;將底部填充結構層壓至在其上具有互連結構的部件的表面,從而使得底部填充結構被迫進入互連結構之間,其中第二聚合物區(qū)域的高度小于或者等于互連結構的高度;和移除頂膜層。優(yōu)選的是,第二聚合物區(qū)域的高度小于互連結構的高度。在一種實施方式中,聚合物層的高度小于互連結構的高度。優(yōu)選地,本發(fā)明進一步包括:令互連結構的頂部與基片表面上的導電性接合墊相對齊以形成單元;并電連接互連結構和導電性接合墊。進行加熱致使互連結構至少部分地熔融從而連接互連結構和接合墊,熱超聲接合為合適的電連接互連結構和導電性接合墊的方法。
本發(fā)明還提供了一種方法,該方法包括:提供如上所述的底部填充結構;從底部填充結構移除底膜;將底部填充結構層壓至具有導電性接合墊的基片的表面,從而使得第一聚合物區(qū)域直接位于基片表面上;和移除頂膜層。優(yōu)選地,本發(fā)明進一步包括:令導電性接合墊與部件表面上的互連結構的頂表面相對齊以形成單元;并電連接互連結構和導電性接合墊。進行加熱,致使互連結構至少部分地熔融從而連接互連結構和接合墊,以及熱超聲接合為合適的電連接互連結構和導電性接合墊的方法。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于羅門哈斯電子材料有限公司,未經羅門哈斯電子材料有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410755931.2/2.html,轉載請聲明來源鉆瓜專利網。





