[發明專利]線路基板和半導體封裝結構

有效

• 申請號: 201410752828.2
• 申請日: 2014-12-10
• 公開（公告）號: CN104392978A
• 公開（公告）日: 2015-03-04
• 發明（設計）人: 徐業奇;宮振越
• 申請（專利權）人: 上海兆芯集成電路有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L23/488
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

技術領域

本發明涉及一種線路基板和半導體封裝結構，特別是涉及高布線密度和高凸塊密度的線路基板和半導體封裝結構。

背景技術

目前在半導體封裝技術中，芯片載板(chip?carrier)通常用來將半導體集成電路芯片(IC?chip)連接至下一層級的電子元件，例如主機板或模組板等。線路基板(circuit?board)是經常使用于高接點數的芯片載板。線路基板主要由多層圖案化導電層(patterned?conductive?layer)及多層介電層(dielectric?layer)交替疊合而成，而兩圖案化導電層之間可通過導電孔(conductive?via)而彼此電連接。

然而，為因應多芯片整合封裝及多輸入/輸出(I/O)端芯片等需求。線路基板的布線密度和凸塊密度必須隨之提高。

因此，在此技術領域中，需要一種改良式的線路基板和半導體封裝結構。

發明內容

為解決上述問題，本發明的一實施例提供一種線路基板，用以接合一芯片。上述線路基板包括一核心板，具有彼此相對的一芯片側表面和一焊錫凸塊側表面；一第一導通孔插塞，穿過上述核心板；一第一導線圖案和相鄰上述第一導線圖案的一第二導線圖案，設置于上述芯片側表面上；一焊墊，設置于上述焊錫凸塊側表面上，其中上述第一導通孔插塞直接接觸且部分重疊于上述第一導線圖案及上述焊墊，且上述第一導線圖案、上述第二導線圖案、上述第一導通孔插塞用于傳遞相同的信號。

本發明的另一實施例提供一半導體封裝結構，包括一線路基板與一芯片。上述線路基板，包括一核心板，具有彼此相對的一芯片側表面和一焊錫凸塊側表面；一第一導通孔插塞，穿過上述核心板；一第一導線圖案，設置于上述第一導通孔插塞上；一第二導線圖案，設置于上述芯片側表面上且相鄰于上述第一導線圖案，其中上述第一導通孔插塞直接接觸上述第一導線圖案，且上述第一導線圖案、上述第二導線圖案、上述第一導通孔插塞用于傳遞相同的信號；一焊墊，設置于上述焊錫凸塊側表面上，且接觸上述第一導通孔插塞；上述芯片，接合上述線路基板，包括一導電柱，通過上述第一導線圖案電連接至上述第一導通孔插塞和上述焊墊。

附圖說明

圖1A為本發明一實施例的一線路基板的俯視示意圖；

圖1B為本發明一實施例的一線路基板的剖面示意圖；

圖1C為本發明一實施例的一線路基板各別元件的尺寸關系示意圖；

圖2A為本發明另一實施例的一線路基板的俯視示意圖；

圖2B為本發明另一實施例的一線路基板的剖面示意圖；

圖2C、圖2D為本發明另一實施例的一線路基板各別元件的尺寸關系示意圖；

圖3A為本發明另一實施例的一線路基板的俯視示意圖；

圖3B為本發明另一實施例的一線路基板的剖面示意圖；

圖3C為本發明另一實施例的一線路基板各別元件的尺寸關系示意圖；

圖4A為本發明另一實施例的一線路基板的俯視示意圖；

圖4B為本發明另一實施例的一線路基板的剖面示意圖；

圖5A～圖5F為本發明一些實施例的設置于線路基板的焊墊上的增厚導體圖案的俯視示意圖；

圖5G～圖5M為本發明一些實施例的設置于線路基板的焊墊上的增厚導體圖案的立體示意圖。

符號說明

500a～500d～線路基板；

201～芯片側表面；

202、211～導電平面層；

202a、202b、202c、202d～區段；

202e～導電平面圖案；

203～焊錫凸塊側表面；

204、204a、204b～導通孔插塞；

206、208、210～導線圖案；

208a、210a、236a、236b、238a～238m～增厚導體圖案；

209a、304～頂面；

209b～側面；

212、212a、212b～焊墊；

213、213a、213b～表面；

214、215～防焊層；

216、218、220、222、224、226、228、230、232、234～穿孔；

235～表面；

238g1、238h1、238i1、238j1、238k1、238l1、238m1～中心柱狀物；

238g2、238h2、238i2、238j2、238k2、238l2、238m2～周邊柱狀物；