[發明專利]小面積電子擦寫式可復寫只讀存儲器陣列的操作方法

有效

• 申請號: 201410748915.0
• 申請日: 2014-12-09
• 公開（公告）號: CN105741873B
• 公開（公告）日: 2019-08-30
• 發明（設計）人: 林信章;黃文謙;范雅婷;葉仰森;吳政穎
• 申請（專利權）人: 億而得微電子股份有限公司
• 主分類號: G11C16/14
• 分類號: G11C16/14
• 代理公司: 北京科龍寰宇知識產權代理有限責任公司 11139
• 代理人: 孫皓晨

技術領域

本發明涉及一種內存陣列，特別是涉及一種小面積電子擦寫式可復寫只讀存儲器陣列的操作方法。

背景技術

互補式金屬氧化半導體(ComplementaryMetalOxideSemiconductor，CMOS)制程技術已成為特殊應用集成電路(applicationspecificintegratedcircuit，ASIC)的常用制造方法。在計算機信息產品發達的今天，閃存(Flash)與帶電可擦寫可編程只讀存儲器(ElectricallyErasableProgrammableReadOnlyMemory，EEPROM)由于皆具備有電性寫入和擦寫數據的非揮發性內存功能，且在電源關掉后數據不會消失，所以被廣泛使用于電子產品上。

非揮發性內存為可編程的，其用以儲存電荷以改變內存中晶體管的柵極電壓，或不儲存電荷以留下原內存中晶體管的柵極電壓。擦寫操作則是將儲存在非揮發性內存中的電荷移除，使得非揮發性內存回到原內存中晶體管的柵極電壓。對于目前的非揮發內存，其電路圖與電路布局圖分別如圖1與圖2所示，非揮發性內存是由許多存儲單元所組成的一種內存，圖中每一存儲單元包含了一晶體管10與一電容結構12，每兩個相鄰的字節的存儲單元之間會設有兩條位元線，如此便會增加面積成本。而圖3為每一存儲單元的結構剖視圖，由圖可知，電容結構12設于晶體管10的一側，由于這樣的結構，同樣會造成大面積，進而提高成本需求。

因此，本案申請人針對上述現有技術的缺失，特別研發一種小面積電子擦寫式可復寫只讀存儲器陣列，并進而提出基于此架構的低電流低電壓的操作方法，可同時復寫大量存儲單元。

發明內容

本發明的主要目的在于提供一種小面積電子擦寫式可復寫只讀存儲器陣列的操作方法，于具有小面積且低成本的電子擦寫式可復寫只讀存儲器架構下，利用特殊的偏壓方式，實現大量存儲單元寫入及擦寫的功能。

為達上述目的，本發明提供一種小面積電子擦寫式可復寫只讀存儲器陣列的操作方法，應用于小面積電子擦寫式可復寫只讀存儲器陣列，此小面積電子擦寫式可復寫只讀存儲器陣列包含多條平行的位元線、字線與共源線，此些位元線區分為多組，其包含一第一組位元線與一第二組位元線，且字線與位元線互相垂直，并包含一第一字線，共源線與字線互相平行，并包含一第一共源線。另有多個子存儲陣列，每一子存儲陣列連接兩組位元線、一字線與一共源線，每一子存儲陣列包含一第一存儲單元、第二存儲單元、第三存儲單元、第四存儲單元。第一存儲單元連接第一組位元線、第一共源線與第一字線，第二存儲單元連接第二組位元線、第一共源線與第一字線，第一存儲單元、第二存儲單元互相對稱配置，并位于第一共源線的同一側。第三存儲單元連接第一組位元線、第一共源線與第一字線，并以第一共源線為軸與第一存儲單元對稱配置。第四存儲單元連接第二組位元線、第一共源線與第一字線，并以第一共源線為軸與第二存儲單元對稱配置，又第三存儲單元、第四存儲單元互相對稱配置，且與第一存儲單元、第二存儲單元位于第一共源線的相異兩側。

其中，第一存儲單元、第二存儲單元、第三存儲單元、第四存儲單元皆包含N型場效晶體管，且第一存儲單元、第二存儲單元、第三存儲單元、第四存儲單元皆作為操作存儲單元，則在選取所有操作存儲單元進行操作時，于所有操作存儲單元連接的P型基板或P型井區施加基底電壓V_sub，且于所有操作存儲單元連接的位元線、字線、共源線分別施加位元電壓V_b、字電壓V_w、共源電壓V_s，來進行寫入或擦寫。其中，于寫入時，使滿足V_sub接地，V_s＝V_b＝0，且V_w為高壓的條件；于擦寫時，使滿足V_sub接地，V_s、V_b為高壓，且V_w為浮接的條件。