[發明專利]一種松耦合的Lockstep處理器系統

在審

• 申請號: 201410741904.X
• 申請日: 2014-12-05
• 公開（公告）號: CN104484299A
• 公開（公告）日: 2015-04-01
• 發明（設計）人: 周嘯;李鵬;鄧豹;段小虎;鄒晨;袁跡
• 申請（專利權）人: 中國航空工業集團公司第六三一研究所
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 王少文

技術領域

本發明屬于計算機技術，涉及一種高可靠的總線與內存監控的鎖步(Lockstep)計算機系統。

背景技術

計算機的高故障檢測率對于其在安全關鍵領域的應用具有非常重要的意義。現在的技術較難實現處理器總線以及設備接口的同步比較監控；故障檢測率較難保證；Lockstep技術是一種實現高完整性計算的方法，以很高的概率實時的檢測故障，防止故障蔓延，保證系統的高可靠性。傳統的Lockstep系統擴展困難、局限性大。

發明內容

為了解決背景技術中所存在的技術問題，本發明提供一種總線同步比較的Lockstep計算機系統，能實現計算機實時的高概率故障檢測和隔離，同時可以保證該系統的DMA操作以及從設備操作，并具有可擴展，實現方便等特點，可以保證計算機數據處理的高可靠性。

本發明的技術解決方案是：一種松耦合的Lockstep處理器系統，其特征在于：所述處理器系統包括具有60x總線接口的處理器、處理器總線接口、PLB總線、DDR2?SDRAM存儲器接口、異步總線外設接口；處理器總線接口實現PLB-60X總線時序轉換；PLB總線由FPGA實現，DDR2?SDRAM存儲器接口與FPGA中的MIG接口實現PLB對同步耦合DDR2的訪問；異步總線外設接口通過PLB總線訪問耦合的外設。

上述處理器總線接口實現耦合處理器同步訪問PLB總線資源，將耦合處理器的60x總線進行同步比較，如果比較結果一致認為處理器運行正確，將正確的數據轉換為PLB總線時序，可以通過PLB總線訪問外設；如果處理器結果比較不一致或者運行出現錯誤，該接口對外發送中斷、錯誤指示與故障隔離信號。

DDR2?SDRAM存儲器接口實現PLB總線同步的對一對耦合DDR2器件進行訪問，保證處理器以及其余設備能通過PLB總線正確訪問DDR2，并在訪問時通過硬件實現同步與比較，保證總線對該同步耦合DDR2的讀寫數據一致，只有在一致時將該讀寫數據寫入DDR2或者讀出，如果發生錯誤，該接口能夠發送中斷、錯誤指示與故障隔離信號；對PLB外設，存儲器接口訪問該耦合同步DDR2與訪問單個DDR2相同。

異步總線外設接口實現PLB總線對異步總線設備的訪問，保證總線上其余設備對耦合Flash的訪問，并進行訪問的比較以及同步；在訪問雙耦合Flash時，如果發生的讀、寫地址數據一致時認為訪問Flash正確，如果讀寫地址或者數據發生錯誤，該接口能夠發送中斷、錯誤指示與故障隔離信號。

上述系統還包括PLB擴展系統，實現通過PLB總線進行的擴展。

上述處理器是PowerPC603e系列處理器。

上述外設是Flash、NVRAM。

本發明具有的優點是：本系統采用耦合的處理器、DDR2、Flash等資源，通過同步的訪問該耦合資源，在訪問的地址數據等一致時對耦合資源進行同步訪問，如果訪問耦合資源的地址數據不一致則認為發生故障，能實時高概率的檢測和隔離處理器故障，保證了計算機數據處理的高完整性；將總線信號比較檢測、內存地址數據比較、故障隔離等分離，同時采用單的PLB總線擴展外設，能夠實現DMA操作以及從設備操作，具有系統實現外設擴展簡便的優點。

本發明在總線進行鎖步與數據監控，對兩個處理器的總線周期操作進行同步與比較，當出現不同步時可以控制處理器等待以達到同步，實現兩個處理器的耦合。當雙處理器總線上傳輸地址或者數據不一致時，認為發送錯誤，可以觸發中斷信號，同時向外發送故障指示信號，隔離故障。同時在讀取或者寫入內存時進行數據監控，如果耦合內存讀寫數據不一致也可以進行故障指示。從而保證計算機的高完整與高可靠性。

附圖說明

圖1是Lockstep計算機硬件結構圖；

圖2是Lockstep模塊處理器接口功能框圖；

圖3是Lockstep模塊處理器接口狀態控制圖；

圖4是Lockstep模塊MIG接口功能框圖；

圖5是Lockstep模塊外設接口功能框圖；

具體實施方式：

本發明系統的核心部分是設計PLB總線以及同步比較耦合的處理器、內存接口等資源，其余部分可采用通用器件、電路實現。設計的Lockstep系統通過FPGA邏輯對兩個處理器所有總線周期操作事務以及內存操作進行同步、實時比較與故障檢測。