[發明專利]一種松耦合的Lockstep處理器系統

在審

• 申請號: 201410741904.X
• 申請日: 2014-12-05
• 公開（公告）號: CN104484299A
• 公開（公告）日: 2015-04-01
• 發明（設計）人: 周嘯;李鵬;鄧豹;段小虎;鄒晨;袁跡
• 申請（專利權）人: 中國航空工業集團公司第六三一研究所
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 王少文

1.一種松耦合的Lockstep處理器系統，其特征在于：所述處理器系統包括具有60x總線接口的處理器、處理器總線接口、PLB總線、DDR2SDRAM存儲器接口、異步總線外設接口；處理器總線接口實現PLB-60X總線時序轉換；PLB總線由FPGA實現，DDR2SDRAM存儲器接口與FPGA中的MIG接口實現PLB對同步耦合DDR2的訪問；異步總線外設接口通過PLB總線訪問耦合的外設。

2.根據權利要求1所述的松耦合的Lockstep處理器系統，其特征在于：所述處理器總線接口實現耦合處理器同步訪問PLB總線資源，將耦合處理器的60x總線進行同步比較，如果比較結果一致認為處理器運行正確，將正確的數據轉換為PLB總線時序，可以通過PLB總線訪問外設；如果處理器結果比較不一致或者運行出現錯誤，該接口對外發送中斷、錯誤指示與故障隔離信號。

3.根據權利要求1所述的松耦合的Lockstep處理器系統，其特征在于：DDR2SDRAM存儲器接口實現PLB總線同步的對一對耦合DDR2器件進行訪問，保證處理器以及其余設備能通過PLB總線正確訪問DDR2，并在訪問時通過硬件實現同步與比較，保證總線對該同步耦合DDR2的讀寫數據一致，只有在一致時將該讀寫數據寫入DDR2或者讀出，如果發生錯誤，該接口能夠發送中斷、錯誤指示與故障隔離信號；對PLB外設，存儲器接口訪問該耦合同步DDR2與訪問單個DDR2相同。

4.根據權利要求1所述的松耦合的Lockstep處理器系統，其特征在于：異步總線外設接口實現PLB總線對異步總線設備的訪問，保證總線上其余設備對耦合Flash的訪問，并進行訪問的比較以及同步；在訪問雙耦合Flash時，如果發生的讀、寫地址數據一致時認為訪問Flash正確，如果讀寫地址或者數據發生錯誤，該接口能夠發送中斷、錯誤指示與故障隔離信號。

5.根據權利要求1或2或3或4所述的松耦合的Lockstep處理器系統，其特征在于：所述系統還包括PLB擴展系統，實現通過PLB總線進行的擴展。

6.根據權利要求5所述的松耦合的Lockstep處理器系統，其特征在于：所述處理器是PowerPC603e系列處理器。

7.根據權利要求6所述的松耦合的Lockstep處理器系統，其特征在于：所述外設是Flash、NVRAM。