[發明專利]LED芯片及其制備方法

在審

• 申請號: 201410738682.6
• 申請日: 2014-12-08
• 公開（公告）號: CN105742453A
• 公開（公告）日: 2016-07-06
• 發明（設計）人: 張杰;彭遙
• 申請（專利權）人: 比亞迪股份有限公司
• 主分類號: H01L33/42
• 分類號: H01L33/42;H01L33/38;H01L33/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于半導體領域，尤其涉及一種LED芯片及制備方法。

背景技術

LED（LightingEmittingDiode，發光二極管）芯片是LED的核心結構，目前，LED芯片大多采用藍寶石作為襯底，如圖1所示，芯片結構包括：(1)、在藍寶石襯底材料上分別沉積外延層，從下到上依次為緩沖層、N型GaN層，MQW（MultipleQuantumWells，多量子阱）發光層，P型GaN層。（2）、將芯片從P型GaN層刻蝕至N型GaN層，在刻蝕區域上制備N電極即負極。（3）、在P型GaN層上沉積ITO（Indiumtinoxide，氧化銦錫）層，在ITO層上制備P電極即正極，其中，ITO層之上包括二氧化硅鈍化層。

但是，對于如圖1所示的水平結構的LED芯片，電流擴散很不均勻，產生電流擴散不均勻的原因主要是因為P型GaN和N型GaN的電阻率差別很大，電流流經P型GaN層時，基本沒有橫向擴散，因此在P型GaN表面通過ITO透明導電層解決了電流擴散的問題。但是，如圖2所示，當電流經過P型GaN層擴散時，由于ITO層的電阻率較低，電流會經過ITO橫向擴散大量集聚在靠近負極的區域，發生擁堵現象，造成該部分電流密度過大，進而影響芯片的穩定性，降低其光效和使用壽命。

具體地，如圖3所示，為相關技術中的LED芯片電流流向的路徑模型。出現電流橫向擴散的區域只有ITO層和N型GaN層，其中，ITO層電阻設為dt，N型GaN層電阻設為dx，P型GaN層電阻設為R1，PN結臺階電阻設為R2。由于常規ITO材料的電阻率小于N型GaN的電阻率，其中，ITO的電阻率在10-4數量級，而N型GaN層的電阻率在10^-2-10^-3數量級，因此電流會優先通過ITO橫向擴散至靠近負極的區域例如圖3中的L路徑，造成電流擁堵在靠近負極的區域。

針對水平結構的LED芯片的電流會擁堵在靠近電極的區域的缺點，在相關技術中公開了一種改善的方案。如圖4所示，在相關技術中，基于上述芯片結構，在ITO層上制作完成孔洞，孔洞從正極向負極存在疏密分布，孔洞的制作使得電流能夠盡量均勻地注入整個LED芯片，使其工作于均勻發光的狀態，提高了LED芯片的發光效率。

雖然在ITO層表面制作孔洞，緩解了電流優先向負極區域擴散的不均勻現象，但是，同樣存在一些問題，例如，ITO層表面電流的局部擴散不均勻，電流會優先流向沒有ITO孔洞的區域，即：ITO上無孔洞的區域電流密度大，而有孔洞的區域電流密度小，因而也會造成電流擴散的不均勻性。

發明內容

本發明旨在至少在一定程度上解決上述的技術問題之一。為此，本發明提出一種LED芯片，該LED芯片可以有效減小電流擁堵，使得電流擴散更加均勻，發光效率得到提高，壽命長、穩定性得到增強。

本發明還提出一種該LED芯片的制備方法。

為解決上述問題，本發明一方面實施例提出一種LED芯片，包括：襯底；在所述襯底之上依次包括緩沖層、N型半導體層、發光層、P型半導體層和透明導電層，其中，所述透明導電層為階梯狀透明導電層；P型電極，位于所述階梯狀透明導電層的最上端并與透明導電層電連接；N型電極，位于所述階梯狀透明導電層的最下端的旁側并與所述N型半導體層電連接。

基于上述方面實施例的LED芯片的結構，本發明另一方面實施例提出一種LED芯片的制備方法，該制備方法包括以下步驟：在襯底上依次外延生長緩沖層、N型半導體層、發光層和P型半導體層以獲得外延片；在所述外延片上制取PN結臺階；在制取所述PN結臺階之后的外延片上制備透明導電層，所述透明導電層為階梯狀透明導電層；在所述階梯狀透明導電層的最上端形成P電極；在PN結臺階上形成N電極。

根據本發明實施例的LED芯片，通過設置階梯狀的透明導電層，可以有效減少電流擁堵，進而芯片的發光效率得到提高，壽命長、穩定性得到增強。

本發明的附加方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。

附圖說明

本發明上述的和/或附加的方面和優點從下面結合附圖對實施例的描述中將變得明顯和容易理解，其中：

圖1為現有技術的一種LED芯片的結構示意圖；

圖2為現有技術的LED芯片的電流擁堵示意圖；

圖3為現有技術的LED芯片的電流擴散等效電路示意圖；

圖4為現有技術的LED芯片的ITO層上的孔洞結構示意圖；