[發明專利]半導體結構的形成方法

有效

• 申請號: 201410736250.1
• 申請日: 2014-12-04
• 公開（公告）號: CN105719972B
• 公開（公告）日: 2019-07-02
• 發明（設計）人: 趙海
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/311
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;駱蘇華

本發明提供了一種半導體結構的形成方法，包括：提供半導體襯底，刻蝕所述半導體襯底形成鰭部；在所述鰭部上和所述鰭部之間的半導體襯底上形成介質層；以含有氟化氫和氨氣的氣體作為刻蝕氣體，在不產生等離子體條件下對所述介質層進行第一刻蝕，至所述介質層的表面低于所述鰭部頂端。以含有氟化氫和氨氣的刻蝕氣體，在不產生等離子體的條件下刻蝕介質層，過程中可避免產生含有氟離子的等離子氣體，從而在刻蝕介質層時，可降低露出的鰭部被氟離子腐蝕，以減小鰭部所受的損傷，提高后續形成的鰭部的結構形態。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體結構的形成方法。

背景技術

隨著集成電路(簡稱IC)制造技術的飛速發展，集成電路中的半導體元件的尺寸也相應變小。

然而，尺寸的減小對半導體元件的性能提出了更高的要求，例如：MOS晶體管是通過在柵極施加電壓，調節通過溝道區域的電流來產生開關信號，但隨著半導體元件尺寸的減小，傳統平面式MOS晶體管對溝道電流的控制能力變弱，這容易造成嚴重的漏電流。

為了改善MOS晶體管的柵控能力，現有技術發展了多柵器件，。鰭式場效應晶體管(Fin FET)是一種多柵器件。圖1，示出了現有技術一種Fin FET的結構示意圖，鰭式場效應晶體管包括：半導體襯底10；凸起于半導體襯底10表面的多個鰭部30；覆蓋在半導體襯底10表面，且位于各鰭部30之間的介質層20，所述介質層20覆蓋部分所述鰭部30的側壁，且介質層20表面低于鰭部30頂部；位于介質層20表面且橫跨鰭部30的柵極40；形成于所述柵極40兩側的鰭部30內的源區30a和漏區30b。

對于Fin FET，鰭部30的頂部以及兩側的側壁與柵極40相接觸的部分都成為溝道區，即Fin FET具有多個柵，有利于增大驅動電流，改善器件性能。

參考圖2至圖4，示出了現有技術Fin FET制造方法中各步驟的示意圖，所述方法包括：

先參考圖2，先在半導體襯底10上形成掩模50，并以所述掩模50為掩模刻蝕半導體襯底10形成多個鰭部31、32、33、34…，之后，在半導體襯底10上形成覆蓋各鰭部的介質材料層21，并以化學機械研磨(Chemical Mechanical Polish，CMP)去除部分厚度的介質材料層21，使介質材料層21表面與掩模50齊平；

接著參考圖3，采用濕法刻蝕工藝或是SiCONI預清工藝去除部分厚度的介質材料層21露出掩模50，之后去除掩模50；

再參考圖4，繼續采用濕法刻蝕工藝或是SiCONI預清工藝，再次去除部分厚度的介質材料層21至預設厚度，形成露出所述鰭部30頂端的介質層20。

之后在所述鰭部30與介質層20上方依此形成半導體材料層(圖中未顯示)，并在所述鰭部30以及半導體材料層兩側形成柵極側墻和鰭間側墻(圖中未顯示)后，通過離子注入等方式形成源極和漏極。

然而隨著半導體器件發展，半導體器件的尺寸不斷減小，通過上述Fin FET的制備工藝后獲得的Fin FET的性能較差，無法滿足半導體器件發展的需求。

發明內容

本發明解決的問題是提供一種半導體結構的形成方法，以提高形成具有Fin FET的半導體器件的性能。

為解決上述問題，本發明提供一種半導體結構的形成方法，

提供半導體襯底；

刻蝕所述半導體襯底，形成鰭部；

在所述鰭部上和所述鰭部之間的半導體襯底上形成介質層；

以含有氟化氫和氨氣的氣體作為刻蝕氣體，在不產生等離子體條件下對所述介質層進行第一刻蝕，至所述介質層的表面低于所述鰭部頂端。