[發明專利]流水線ADC的后臺校準方法及電路

有效

• 申請號: 201410735535.3
• 申請日: 2014-12-04
• 公開（公告）號: CN105720978B
• 公開（公告）日: 2022-12-13
• 發明（設計）人: 萬磊;李丹;張輝;張輝;丁學欣
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 北京金信知識產權代理有限公司 11225
• 代理人: 劉鋒;朱梅

本發明提供了一種流水線ADC的后臺校準方法，用于流水線ADC的每個需要校準的流水級，該方法包括：將第一輸入信號V_in+(nT_s)和第二輸入信號V_in?(nT_s)分別輸入第一和第二通道；將第一數字輸出信號V_ADC1[n]、第二數字輸出信號V_ADC2[n]、第一隨機數P_n1[n]、第二隨機數P_n2[n]、第一后端輸出信號R_n1[n]、第二后端輸出信號R_n2[n]進行后處理過程，以得到校準后的輸出信號Do[n]。本發明提供了一種應用上述方法的流水線ADC的校準電路。本發明的流水線ADC的后臺校準方法及電路，能夠同時校準由于運算放大器的增益不足和與其前端的電容不匹配而引入的一階和三階誤差，并且提高了校準算法的收斂速度。

技術領域

本發明涉及一種流水線ADC的后臺校準方法及電路。

背景技術

高速高精度流水線ADC(模擬-數字轉換器)是模擬集成電路的重要組成部分。如圖1所示，流水線ADC包含多個流水級，其中前N個流水級中每個流水級輸出兩個信號，其中的數字輸出信號V_ADC輸出到數字信號處理單元，余量輸出信號R_n輸出到下一個流水級。其中前N個流水級的結構如圖2所示，其包括子ADC、子DAC、減法器、以及余量放大器等。

參照圖2，在流水線ADC的每個流水級中，將模擬輸入信號V_in(nT_s)輸入到子ADC中進行量化產生數字輸出信號V_ADC[n]；然后將該數字輸出信號V_ADC[n]送入子DAC中進行數模轉換得到一個模擬量，用模擬輸入信號V_in(nT_s)減去該模擬量，得到余量(residue)信號V_res(nT_s)；將該余量信號V_res(nT_s)經余量放大器放大后得到余量輸出信號R_n(nT_s)。該余量輸出信號R_n(nT_s)輸出到下一個流水級，作為下一個流水級的模擬輸入信號。

余量放大器中包含的運算放大器，通常會由于其增益不足、以及其與其前端的電容(例如采樣電容、反饋電容等)之間的不匹配而導致一階和三階誤差。隨著流水線ADC的制造進入深亞微米工藝，運算放大器引入的一階和三階誤差變得明顯，減小了流水線ADC的線性度，使得SFDR變差，增加了噪底。傳統的ADC的校準方法只對運算放大器的一階系數進行了校準，并不能校準其引入的三階誤差。近年來也有些方案提出了同時校準余量放大器的一階和三階系數，但是這些校準算法的收斂速度較慢。

對ADC的校準方法通常分為前臺校準和后臺校準。前臺校準需要當ADC停止工作后再進行校準，而后臺校準可以在ADC的工作過程中進行校準，并且當外界因素(例如，溫度、電源電壓等)發生變化后，實時對余量放大器的一階和三階誤差進行校準。

本發明旨在提出一種能夠快速地同時校準運算放大器引入的一階和三階誤差的后臺校準方法及電路。

發明內容

本發明的目的在于，提出一種流水線ADC的后臺校準方法及電路，在能夠同時校準運算放大器引入的一階和三階誤差的同時，提高了校準算法的收斂速度。