[發明專利]流水線ADC的后臺校準方法及電路有效
| 申請號： | 201410735535.3 | 申請日： | 2014-12-04 |
| 公開（公告）號： | CN105720978B | 公開（公告）日： | 2022-12-13 |
| 發明（設計）人： | 萬磊;李丹;張輝;張輝;丁學欣 | 申請（專利權）人： | 上海貝嶺股份有限公司 |
| 主分類號： | H03M1/10 | 分類號： | H03M1/10 |
| 代理公司： | 北京金信知識產權代理有限公司 11225 | 代理人： | 劉鋒;朱梅 |
| 地址： | 200233 *** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 流水線 adc 后臺 校準 方法 電路 | ||
1.一種流水線ADC的后臺校準方法，用于流水線ADC的每個需要校準的流水級，該方法包括：
步驟S0：將與當前流水級的模擬輸入信號Vin(nTs)相關的第一輸入信號Vin+(nTs)和第二輸入信號Vin-(nTs)分別輸入第一和第二通道，所述第一和第二通道均包括依次連接的子ADC、子DAC、減法器、和余量放大器，其中，
將所述第一輸入信號Vin+(nTs)經過所述第一通道的子ADC量化之后的第一數字輸出信號VADC1[n]，與第一隨機數Pn1[n]加和后輸入到所述第一通道的子DAC，將所述第二輸入信號Vin-(nTs)經過所述第二通道的子ADC量化之后的第二數字輸出信號VADC2[n]，與第二隨機數Pn2[n]加和后輸入到所述第二通道的子DAC；
步驟S1：將所述第一通道的余量放大器輸出的第一余量輸出信號VR1(nTs)輸出到下一個流水級的第一通道，并將所述當前流水級之后的所有流水級的第一通道輸出的每個數字輸出信號進行線性加和，得到第一后端輸出信號Rn1[n]；并且，將所述第二通道的余量放大器輸出的第二余量輸出信號VR2(nTs)輸出到下一個流水級的第二通道，并將所述當前流水級之后的所有流水級的第二通道輸出的每個數字輸出信號進行線性加和，得到第二后端輸出信號Rn2[n]；以及，
步驟S2：將所述第一數字輸出信號VADC1[n]和第二數字輸出信號VADC2[n]、所述第一隨機數Pn1[n]和第二隨機數Pn2[n]、所述第一后端輸出信號Rn1[n]和第二后端輸出信號Rn2[n]進行后處理過程，以得到校準后的輸出信號Do[n]，其中，
所述第一輸入信號Vin+(nTs)和第二輸入信號Vin-(nTs)滿足：
所述第一隨機數Pn1[n]滿足：
所述第二隨機數Pn2[n]滿足：
其中，Ctr1[1：0]為控制信號，Pn[n]為均值為0且取值為1和-1的隨機信號，Apn1、Apn2和u分別為三個常數。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海貝嶺股份有限公司，未經上海貝嶺股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410735535.3/1.html，轉載請聲明來源鉆瓜專利網。
