[發明專利]電子封裝件及其制法

在審

• 申請號: 201410729628.5
• 申請日: 2014-12-04
• 公開（公告）號: CN105655304A
• 公開（公告）日: 2016-06-08
• 發明（設計）人: 陳彥亨;林畯棠;詹慕萱;紀杰元
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/48;H01L21/60;H01L21/50
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

技術領域

本發明有關一種封裝制程，特別是關于一種能改善封裝制程良率 的電子封裝件及其制法。

背景技術

貫穿膠體(Throughmoldingvia，簡稱TMV)的技術，目前已廣 泛運用于半導體領域，其主要技術利用激光燒灼方式于封裝膠體表面 進行開孔制程，以增加布線空間。例如，制作扇出型(Fan-Out，簡稱 FO)封裝堆迭(PackageonPackage，簡稱POP)結構時，便會使用該 技術。

圖1A至圖1F為現有扇出型封裝堆迭裝置的其中一電子封裝件1 的制法的剖面示意圖。

如圖1A所示，設置一如晶片的電子元件10于一第一承載件18的 離形層180上，再形成一絕緣層11于該離形層180上以覆蓋該電子元 件10。

如圖1B所示，將具有銅箔190的第二承載件19設于該絕緣層11 上。

如圖1C所示，移除該第一承載件18及其離形層180，以露出該電 子元件10與絕緣層11。

如圖1D所示，以激光方式形成多個通孔110于該電子元件10周 邊的絕緣層11上。

如圖1E所示，電鍍銅材于該些通孔110中，以形成導電柱12，再 于該絕緣層11上形成多個線路重布層(redistributionlayer，簡稱 RDL)13，以令該線路重布層13電性連接該導電柱12與電子元件10。

如圖1F所示，移除該第二承載件19，再利用該銅箔190進行圖案 化線路制程，以形成線路結構15，之后再進行切單制程。

隨著該電子元件10的體積朝輕薄短小及功能性增強的趨勢設計， 所以需藉由增加該絕緣層11的厚度以提升該電子封裝件1的可靠度。

但是，前述現有導電柱12的制法中，使用激光鉆孔方式形成該通 孔110，目前激光鉆孔制程與電鍍制程技術所能相互配合的深寬比小于 1.25，所以增加該絕緣層11的厚度對于該通孔110的深寬比制作影響 極大。例如，當該絕緣層11的厚度變厚(即該通孔110的深度H增加) 時，若激光鉆孔制程需將該通孔110的深寬比控制在小于1.25的范圍 內，則該通孔110的孔徑(即寬度D)需增加(如第1D圖的虛線)， 因而不符合細線距(finepitch)的需求；若將激光鉆孔的深寬比提 升至1.5，則當將銅材填入該些通孔110’中時，該通孔110’的底部 無法鍍滿(即氣室12’)，如圖1E’所示，因而影響后續封裝制程良 率，導致FOPOP制作成本太高。

此外，以激光方式形成該通孔110，于形成該通孔110的過程中所 產生的殘留物(如該絕緣層11的殘膠)極易堆積于該通孔110的底部， 所以需于后續制程中需先清洗該通孔110內部，才能將導電材料填入 該通孔110中，但因增加該絕緣層11的厚度而使該通孔110的深度H 增加，以致于難以完全清除該通孔110中的殘留物，導致殘留物會影 響該導電柱12電性傳輸的良率。

因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決 的課題。

發明內容

鑒于上述現有技術的種種缺失，本發明提供一種電子封裝件及其 制法，以提升封裝制程良率。

本發明的電子封裝件，包括：絕緣層，其具有相對的第一表面與 第二表面，且于該絕緣層中具有至少一第一穿孔和與該第一穿孔連通 的第二穿孔，其中，該第一穿孔連通至該第一表面，該第二穿孔連通 至第二表面；至少一電子元件，其嵌埋于該絕緣層中；至少一第一導 電體，其對應并僅設于該第一穿孔中；以及第一線路結構，其設于該 絕緣層的第一表面上，且該第一線路結構電性連接該電子元件與該第 一導電體。

本發明還提供一種電子封裝件的制法，其包括：提供一嵌埋有至 少一電子元件的絕緣層，該絕緣層具有相對的第一表面與第二表面； 于該絕緣層中形成連通至該第一表面的至少一第一穿孔；形成第一導 電體于該第一穿孔中；形成第一線路結構于該絕緣層的第一表面上， 且該第一線路結構電性連接該電子元件與該第一導電體；以及于該絕 緣層中形成對應連通該第一穿孔和第二表面的第二穿孔，令該第一穿 孔與第二穿孔構成通孔。

前述的制法中，該絕緣層以模壓制程或壓合制程形成者。

前述的制法中，該第一穿孔或第二穿孔以激光鉆孔、機械鉆孔或 蝕刻方式形成者。