[發明專利]半導體器件

在審

• 申請號: 201410724754.1
• 申請日: 2014-12-02
• 公開（公告）號: CN105720057A
• 公開（公告）日: 2016-06-29
• 發明（設計）人: 趙劼;鐘匯才
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/423
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發明涉及一種半導體器件，特別是涉及一種包含FinFET工藝短路柵反相器的半導體器件。

背景技術

CMOS數字IC的設計通常可以分為全定制設計和半定制設計。全定制設計是一種基于晶體管級的設計方法，電路的所有器件、互連和版圖均都采用直接設計。例如針對每個MOSFET定制其特有的長寬比等參數、針對每條關鍵路徑通過調節布線的多晶硅摻雜濃度或者金屬材質、寬度等參數進而調節其具體的寄生散布參數。全定制設計能夠更好提高器件性能，但是耗時較多，難以完全實現自動化設計。半定制設計可以是基于門陣列或者基于標準單元庫的設計。

標準單元庫是VLSI自動化設計的基礎，是指把電路設計中一些基本邏輯單元，諸如門電路、多路開關、觸發器等，按照最佳設計原則設計，在進行IC設計時，僅需要根據電路要求從標準庫中調用所需的標注單元，即能進行自動邏輯綜合和自動布局布線。應用優化的標準庫能夠自動進行邏輯綜合和版圖布局布線，提高設計效率。

一種基于標準單元庫的傳統的CMOS反相器的器件原理圖如圖1A所示，其相應的版圖結構設計如圖1B所示。其中，PMOS器件的襯底電壓連接高電位VDD，而NMOS器件襯底電壓連接低電位GND。

另一方面，隨著器件尺寸等比例縮減至22nm技術以及以下，諸如鰭片場效應晶體管(FinFET)和三柵(tri--gate)器件的三維多柵器件成為最有前途的新器件技術之一，這些結構增強了柵極控制能力、抑制了漏電與短溝道效應。FinFET和三柵器件與平面CMOS器件不同，是三維(3D)器件。通常，通過選擇性干法或者濕法刻蝕在體襯底或者SOI襯底上形成半導體鰭片，然后橫跨鰭片而形成柵極堆疊。三維三柵晶體管在垂直鰭片結構的三個側邊上均形成了導電溝道，由此提供了“全耗盡”運行模式。三柵晶體管也可以具有連接起來的多個鰭片以增大用于更高性能的總驅動能力。

然而，由于FinFET器件持續縮小，傳統的如圖1A、圖1B所示的反相器電路結構很難滿足三維FinFET器件的性能需求。在FinFET工藝中，由于短溝道效應，需要更大的柵驅動能力和更低的漏電流。而傳統的反相器襯底簡單連接至VDD或GND，對于柵極閾值電壓的調控有限，在小尺寸FinFET結構中難以獲得所需的功函數；此外，襯底與鰭片中源漏區之間電壓差無法精確控制，容易在某些導電條件下造成襯底穿通而發生較大的泄漏，影響器件的性能。

發明內容

由上所述，本發明的目的在于克服上述技術困難，改進FinFET器件的版圖設計方法，以有效地提供更大的柵驅動能力和更低的漏電流。

為此，本發明提供了一種半導體器件，包括一個或多個FinFET反相器，每個FinFET反相器包括至少一個PFinFET和至少一個NFinFET，PFinFET和NFinFET每一個均包括：多個鰭片結構，在襯底之上沿第一方向延伸；柵極，沿第二方向延伸而跨越多個鰭片結構；源區和漏區，分布在多個鰭片結構中并且在柵極的兩側；其中，PFinFET和NFinFET的柵極連接至輸入節點，PFinFET和NFinFET的漏區連接至輸出節點，PFinFET的源區連接至電源電壓，NFinFET的源區接地；其中，PFinFET和NFinFET的襯底通過接觸孔電連接至輸入節點。

其中，多個FinFET反相器中各個PFinFET的柵極功函數相互相等或不相等，各個NFinFET的柵極功函數相互相等或不相等。

其中，通過控制各個柵極的摻雜和/或金屬材料來調節柵極功函數。

其中，通過調節各個柵極的分布路線以及源漏區摻雜而調節延遲時間。

依照本發明的半導體器件，將PFinFET和NFinFET的襯底短接至輸入節點，通過同時偏壓襯底而開啟電路，可以有效增大器件的柵驅動能力。

附圖說明

以下參照附圖來詳細說明本發明的技術方案，其中：

圖1A為依照現有技術的CMOS反相器的等效電路原理圖；

圖1B為依照現有技術的CMOS反相器的版圖結構；

圖2A為依照本發明的FinFET工藝反相器的等效電路原理圖；以及

圖2B為依照本發明的FinFET工藝反相器的版圖結構。

具體實施方式