[發明專利]一種片上RAM內建自測試方法及電路

在審

• 申請號: 201410723683.3
• 申請日: 2014-12-02
• 公開（公告）號: CN104361909A
• 公開（公告）日: 2015-02-18
• 發明（設計）人: 王震;王國狀
• 申請（專利權）人: 大唐微電子技術有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 李紅爽;栗若木

技術領域

本發明涉及芯片檢測領域，尤其涉及一種片上RAM內建自測試方法及電路。

背景技術

隨著集成電路產品中隨機存取存儲器(Random-Access?Memory，RAM)規模越來越大，集成度越來越高，在生產制造過程中不可避免會出現越來越多和越來越復雜的RAM物理缺陷。帶有失效存儲單元的芯片將引起產品級不可預估的錯誤，致使糾正成本驟增。因此在晶元(Wafer)階段對RAM存儲器進行高覆蓋率的測試和篩選成為芯片全生命周期中重要的一環。而如何通過Wafer測試快速定位缺陷單元，提高檢測覆蓋率，進而減少測試時間，提高測試效率，是在芯片設計之初需要深入分析和解決的問題。

現有技術的RAM內建自測試(Built-in?Self?Test，BIST)電路常用的檢測算法是March?LR算法。該算法具有檢測速度較快的特點，而且在檢測單一單元的故障和耦合故障上也能達到一定的覆蓋率，目前已成為業界主流的測試算法。

要對故障進行分析，首先介紹故障原語。故障原語的形式為<S/F/R>,S表示敏化操作序列，F表示故障行為，R表示讀操作的結果。對于故障，由兩個基本的組成部分，即對存儲單元的操作和相應單元的故障。如果一組操作序列能夠讓故障單元表現出故障的狀態，我們稱之為“敏化操作序列”S(Sensitizing?operation?sequence)。被檢測單元表現出的故障我們稱之為“故障行為”F(Fault?behavior)。為了定義一種故障，必須要有敏化操作序列S，以及與之對應的故障行為F，當敏化序列為讀操作的時候，還應該有敏化序列的讀取結果R(Result)，這三個元素構成了故障源于<S/F/R>，其中S包括(0,1,0w0,1w1,0w1,1w0,r0,r1),分別表示敏化操作序列為狀態0，狀態1，0狀態寫0,1狀態下寫1，0狀態下寫1,1狀態下寫0，讀取狀態0，讀取狀態1；F包括(0,1，↑，↓)，其中“↑”表示狀態0至狀態1的上升轉變，“↓”表示狀態1至狀態0的下降轉變。R包括(0,1，-)，如果S不是讀操作，那么S為“-”。

有了故障原語，就可以建立并描述故障模型。根據敏化序列的操作次數可以將故障分為靜態故障以及動態故障。如果操作次數小于等于1，則稱為靜態故障，否則稱為動態故障。根據敏化序列中涉及到的單元個數可分為“單一單元故障”和“多單元故障”(也可以成為耦合故障)。其中，單一單元靜態故障是存儲器中最經常出現的故障類型。其中又可以分為：狀態故障模型，轉換故障模型，寫干擾故障模型，讀破壞故障模型，偽讀破壞故障模型，錯誤讀故障模型。

現有的RAM?BIST檢測電路，采用March?LR算法對單一單元的靜態故障進行檢測。傳統的March?LR算法實現方式如下：

其中，Mi表示上述實現方式中的第i個March元素。表示按照地址升序方式進行測試，表示按照地址降序方式進行測試。r0表示進行讀0操作，r1表示進行讀1操作，w0表示進行寫0操作，w1表示進行寫1操作。

上述算法的具體執行過程如下：(1)對RAM進行由地址從最小到最大的寫全0操作，即M0；(2)由RAM最大地址開始進行讀操作，讀出結果與0進行比較，并將讀取后的地址寫全1，一直到RAM的最小地址，即M1；(3)對RAM進行由地址最小到最大的讀寫操作，每個地址操作順序為：先讀數據，讀取結果與1進行比較，然后對該地址寫全0，再讀取RAM數據與全0比較，然后再寫全1，即M2；(4)對RAM由最小地址到最大地址進行讀數，并將讀取數據與全1比較，然后將該地址寫0，即M3；(5)對RAM進行由地址最小到最大的讀寫操作，每個地址操作順序為：先讀取，讀出數據與全0比較，然后再對該地址寫全1，之后讀出數據，與全1比較，最后寫全0，即M4；(6)對RAM進行由地址從最小到最大的讀取，讀出結果與全0比較，即M5。其中，當此過程中讀出數據與期望數據不一致的時候，認為RAM的讀取或者寫入發生故障，即RAM的檢測未通過。如果比較結果全部一致，則RAM檢測通過。

雖然采用上述March?LR算法對單一單元的靜態故障具備一定覆蓋率，但不能實現全面檢測。