[發明專利]基于CMOS實現的雙極性高斯單周期脈沖產生電路及方法有效
| 申請號: | 201410718683.4 | 申請日: | 2014-12-01 |
| 公開(公告)號: | CN104579250A | 公開(公告)日: | 2015-04-29 |
| 發明(設計)人: | 王昆;李斌;趙明劍;吳朝暉 | 申請(專利權)人: | 華南理工大學 |
| 主分類號: | H03K3/02 | 分類號: | H03K3/02 |
| 代理公司: | 廣州嘉權專利商標事務所有限公司 44205 | 代理人: | 鄭瑩 |
| 地址: | 510640 廣*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 cmos 實現 極性 高斯單 周期 脈沖 產生 電路 方法 | ||
技術領域
本發明涉及通信技術領域,尤其涉及一種基于CMOS實現的雙極性高斯單周期脈沖產生電路及方法。
背景技術
隨著美國聯邦通信委員會(FCC)開放了3.1GHz-10.6GHz頻段范圍的民用許可,超寬帶(UWB)技術以其自身具有的短距離高速傳輸、大數據量、高安全性、高精度和低功耗等優點,為室內短距離通信從傳統有線連接方式向無線連接方式的轉變提供了新的技術手段,使得各個電子設備的使用更加靈活。因此,專門針對短距離超寬帶無線通信系統及其關鍵技術方法的研究逐步興起,這其中又以寬頻帶范圍上具備更高數據率和更高能量效率的脈沖超寬帶(IR-UWB)技術的研究最為引人關注,采用標準CMOS工藝實現的高性能、高能量效率的IR-UWB發射機已成為業界的追求目標。
在采用標準CMOS工藝實現的IR-UWB發射機中,脈沖產生器是發射機至關重要的一部分,它既是發射機功耗的主要來源,又直接影響著發射機的能量利用率、發射功率、發射距離等性能以及系統的復雜度。傳統的IR-UWB發射機的多采用振蕩器、鎖相環或者延遲對準電路等的高頻波形發生器作為脈沖產生器,通過對輸出波形包絡進行濾波、頻譜混合或者多路脈沖合成方式對實現輸出信號的整形,形成滿足要求的脈沖波形。濾波方式中,高頻波形發生器產生的輸出信號耦合至脈沖成形濾波器中進行濾波處理,輸出滿足頻譜約束要求的脈沖信號,該方法的優點在于電路結構簡單,僅需要電容、電感和少量MOS晶體管即可實現,脈沖產生器中的主要寄生電容可以作為濾波電容的一部分,與電感一起組成濾波器,但是該方法的缺點在于濾波器功耗大,濾波器所采用的螺旋電感易受到工藝偏差的影響,無法滿足高頻濾波器對性能的苛刻要求,此外,螺旋電感所占芯片面積較大,增加了芯片設計和實現成本。頻譜混合方式中,高頻本地振蕩器產生的本振信號與包絡信號通過混頻器進行混頻得滿足要求的脈沖波形,該種方式可實現二進制相移鍵控(BPSK)?IR-UWB信號的產生與發射,但是該種方式的電路規模較大、結構復雜、實現難度較大,與其他兩種方式相比,其電路功耗和電路所占面積都相對最大。多路脈沖合成方式中,通過延遲線將多路脈沖進行傳播延遲,再進行多路脈沖合成產生滿足要求的多周期脈沖,該種方法能量效率高、電路結構簡單,但是,該種方法對脈沖對準的精確控制要求極高,尤其是在UWB頻段脈沖信號變化快,使得脈沖精確對準控制電路和時序電路的設計難度大大增加。
發明內容
為了解決上述技術問題,本發明的目的是提供一種適合于CMOS工藝實現,能滿足在生物醫用植入式環境下對生物體內神經信號等生物電行為信號的記錄與處理的一種基于CMOS實現的雙極性高斯單周期脈沖產生電路及方法。
本發明所采用的技術方案是:
基于CMOS實現的雙極性高斯單周期脈沖產生電路,包括窄脈沖產生單元、時鐘信號極性翻轉單元、直流電平消除單元、同步單元、合成單元和濾波整形單元,所述窄脈沖產生單元的輸出端的窄脈沖信號輸出連接至直流電平消除單元的窄脈沖信號輸入端,所述時鐘信號極性翻轉單元的輸出端的極性翻轉時鐘信號輸出連接至直流電平消除單元的反相時鐘信號輸入端,所述直流電平消除單元的時鐘信號輸入端、窄脈沖產生單元的輸入端和時鐘信號極性翻轉單元的輸入端均接入時鐘信號,所述直流電平消除單元輸出的兩路差分雙極性方波單周期脈沖信號分別連接至同步單元的反相脈沖信號輸入端和正相脈沖信號輸入端,所述同步單元的基帶信號輸入端接入基帶信號,所述同步單元的輸出端的兩路包含基帶信息的差分雙極性方波單周期脈沖信號分別連接至合成單元的第一輸入端和合成單元的第二輸入端,所述合成單元輸出端的包含有基帶信息的雙極性方波單周期脈沖信號連接至濾波整形單元的輸入端,所述濾波整形單元輸出包含有基帶信息的雙極性高斯單周期脈沖信號。
作為所述的基于CMOS實現的雙極性高斯單周期脈沖產生電路的進一步改進,所述窄脈沖產生單元包括分頻電路、時鐘延遲電路和異或門電路,所述分頻電路的輸入端接入時鐘信號,所述分頻電路的輸出端的時鐘分頻信號分別輸出連接至所述時鐘延遲電路的輸入端和異或門電路的第一輸入端,所述時鐘延遲電路的輸出端的時鐘延遲信號輸出連接至異或門電路的第二輸入端,所述異或門電路的輸出端產生的窄脈沖信號連接至直流電平消除單元的窄脈沖信號輸入端。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于華南理工大學;,未經華南理工大學;許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410718683.4/2.html,轉載請聲明來源鉆瓜專利網。





