[發(fā)明專利]基于CMOS實(shí)現(xiàn)的雙極性高斯單周期脈沖產(chǎn)生電路及方法有效
| 申請(qǐng)?zhí)枺?/td> | 201410718683.4 | 申請(qǐng)日: | 2014-12-01 |
| 公開(公告)號(hào): | CN104579250A | 公開(公告)日: | 2015-04-29 |
| 發(fā)明(設(shè)計(jì))人: | 王昆;李斌;趙明劍;吳朝暉 | 申請(qǐng)(專利權(quán))人: | 華南理工大學(xué) |
| 主分類號(hào): | H03K3/02 | 分類號(hào): | H03K3/02 |
| 代理公司: | 廣州嘉權(quán)專利商標(biāo)事務(wù)所有限公司 44205 | 代理人: | 鄭瑩 |
| 地址: | 510640 廣*** | 國省代碼: | 廣東;44 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 基于 cmos 實(shí)現(xiàn) 極性 高斯單 周期 脈沖 產(chǎn)生 電路 方法 | ||
1.基于CMOS實(shí)現(xiàn)的雙極性高斯單周期脈沖產(chǎn)生電路,其特征在于:包括窄脈沖產(chǎn)生單元、時(shí)鐘信號(hào)極性翻轉(zhuǎn)單元、直流電平消除單元、同步單元、合成單元和濾波整形單元,所述窄脈沖產(chǎn)生單元的輸出端的窄脈沖信號(hào)輸出連接至直流電平消除單元的窄脈沖信號(hào)輸入端,所述時(shí)鐘信號(hào)極性翻轉(zhuǎn)單元的輸出端的極性翻轉(zhuǎn)時(shí)鐘信號(hào)輸出連接至直流電平消除單元的反相時(shí)鐘信號(hào)輸入端,所述直流電平消除單元的時(shí)鐘信號(hào)輸入端、窄脈沖產(chǎn)生單元的輸入端和時(shí)鐘信號(hào)極性翻轉(zhuǎn)單元的輸入端均接入時(shí)鐘信號(hào),所述直流電平消除單元輸出的兩路差分雙極性方波單周期脈沖信號(hào)分別連接至同步單元的反相脈沖信號(hào)輸入端和正相脈沖信號(hào)輸入端,所述同步單元的基帶信號(hào)輸入端接入基帶信號(hào),所述同步單元的輸出端的兩路包含基帶信息的差分雙極性方波單周期脈沖信號(hào)分別連接至合成單元的第一輸入端和合成單元的第二輸入端,所述合成單元輸出端的包含有基帶信息的雙極性方波單周期脈沖信號(hào)連接至濾波整形單元的輸入端,所述濾波整形單元輸出包含有基帶信息的雙極性高斯單周期脈沖信號(hào)。
2.根據(jù)權(quán)利要求1所述的基于CMOS實(shí)現(xiàn)的雙極性高斯單周期脈沖產(chǎn)生電路,其特征在于:所述窄脈沖產(chǎn)生單元包括分頻電路、時(shí)鐘延遲電路和異或門電路(XOR),所述分頻電路的輸入端接入時(shí)鐘信號(hào),所述分頻電路的輸出端的時(shí)鐘分頻信號(hào)分別輸出連接至所述時(shí)鐘延遲電路的輸入端和異或門電路(XOR)的第一輸入端,所述時(shí)鐘延遲電路的輸出端的時(shí)鐘延遲信號(hào)輸出連接至異或門電路(XOR)的第二輸入端,所述異或門電路(XOR)的輸出端產(chǎn)生的窄脈沖信號(hào)連接至直流電平消除單元的窄脈沖信號(hào)輸入端。
3.根據(jù)權(quán)利要求1所述的基于CMOS實(shí)現(xiàn)的雙極性高斯單周期脈沖產(chǎn)生電路,其特征在于:所述直流電平消除單元包括分壓電路、窄脈沖極性翻轉(zhuǎn)電路和電平消除電路,所述分壓電路的窄脈沖信號(hào)輸入端與窄脈沖產(chǎn)生單元的輸出端連接,所述分壓電路的第一輸出端連接至電平消除電路的正相窄脈沖信號(hào)輸入端,所述分壓電路的第二輸出端通過窄脈沖極性翻轉(zhuǎn)電路進(jìn)而連接至電平消除電路的反相窄脈沖信號(hào)輸入端,所述電平消除電路的第一輸出端連接至同步單元的反相脈沖信號(hào)輸入端,所述電平消除電路的第二輸出端連接至同步單元的正相脈沖信號(hào)輸入端,所述時(shí)鐘信號(hào)極性翻轉(zhuǎn)單元的輸出端連接至電平消除電路的反相時(shí)鐘信號(hào)輸入端,所述電平消除電路的時(shí)鐘信號(hào)輸入端接入時(shí)鐘信號(hào)。
4.根據(jù)權(quán)利要求3所述的基于CMOS實(shí)現(xiàn)的雙極性高斯單周期脈沖產(chǎn)生電路,其特征在于:所述分壓電路包括第一NMOS晶體管(NM1)、第二NMOS晶體管(NM2)、第一電阻(R1)和第二電阻(R2),所述窄脈沖產(chǎn)生單元的輸出端分別連接至第一NMOS晶體管(NM1)的柵極和第二NMOS晶體管(NM2)的柵極,所述第一NMOS晶體管(NM1)的源極依次通過第一電阻(R1)和第二電阻(R2)進(jìn)而與第二NMOS晶體管(NM2)的源極連接,所述第一電阻(R1)和第二電阻(R2)之間連接至地,所述第一NMOS晶體管(NM1)的漏極接入電源電壓,所述第一NMOS晶體管(NM1)的源極連接至電平消除電路的正相窄脈沖信號(hào)輸入端,所述第二NMOS晶體管(NM2)的漏極接入電源電壓,所述第二NMOS晶體管(NM2)的源極連接至窄脈沖極性翻轉(zhuǎn)單元的輸入端。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于華南理工大學(xué);,未經(jīng)華南理工大學(xué);許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410718683.4/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 互動(dòng)業(yè)務(wù)終端、實(shí)現(xiàn)系統(tǒng)及實(shí)現(xiàn)方法
- 街景地圖的實(shí)現(xiàn)方法和實(shí)現(xiàn)系統(tǒng)
- 游戲?qū)崿F(xiàn)系統(tǒng)和游戲?qū)崿F(xiàn)方法
- 圖像實(shí)現(xiàn)裝置及其圖像實(shí)現(xiàn)方法
- 增強(qiáng)現(xiàn)實(shí)的實(shí)現(xiàn)方法以及實(shí)現(xiàn)裝置
- 軟件架構(gòu)的實(shí)現(xiàn)方法和實(shí)現(xiàn)平臺(tái)
- 數(shù)值預(yù)報(bào)的實(shí)現(xiàn)方法及實(shí)現(xiàn)系統(tǒng)
- 空調(diào)及其冬眠控制模式實(shí)現(xiàn)方法和實(shí)現(xiàn)裝置以及實(shí)現(xiàn)系統(tǒng)
- 空調(diào)及其睡眠控制模式實(shí)現(xiàn)方法和實(shí)現(xiàn)裝置以及實(shí)現(xiàn)系統(tǒng)
- 輸入設(shè)備實(shí)現(xiàn)方法及其實(shí)現(xiàn)裝置





