[發明專利]一種半導體芯片封裝結構

在審

• 申請號: 201410708696.3
• 申請日: 2014-11-27
• 公開（公告）號: CN104465605A
• 公開（公告）日: 2015-03-25
• 發明（設計）人: 梁嘉寧;徐國卿;劉玢玢;石印洲;宋志斌;常明;蹇林旎
• 申請（專利權）人: 深圳先進技術研究院
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L25/16
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 穆瑞丹

技術領域

本發明涉及芯片封裝技術領域。具體地說涉及一種半導體芯片封裝結構。

背景技術

分立式封裝的電力電子半導體器件廣泛用于開關電源、逆變器和電機驅動器等眾多場合。但分立式封裝結構不但增大了器件的整體尺寸，還增加了芯片間的距離，因此分立式封裝的電力電子半導體器件的連線常通過PCB板的預制導電線路相連，但這將會增大電路占用的三維空間，不利于電源系統的小型化。

隨著國家將“節能減排”提高到基本國策高度，能效標準不斷提高，功率器件的發展趨勢是：高擊穿電壓，低導通電阻，大電流，高工作溫度，低開關損耗以及高開關速度。基于第三代半導體材料的功率器件開發，包括芯片材料、封裝集成工藝以及封裝關鍵材料等引起了包括學術界和工業界的廣泛關注。眾所周知，基于第三代半導體芯片封裝的結構設計以及各種關鍵封裝材料的共同作用將顯著提升器件的綜合性能。但國內外目前基于第三代半導體的芯片大多采用成熟的引線鍵合(wire?bonding)技術封裝或者類似wire?bonding的衍生技術來實現。該類技術主要存在封裝結構層次復雜，界面熱阻大而不利于散熱、電極接觸面積小而接觸電阻大導致器件損耗高、器件主要依靠單通道散熱使得器件壽命低和可靠性差等缺陷。

發明內容

為此，本發明所要解決的技術問題在于現有技術中的半導體芯片封裝結構，存在層次復雜，界面熱阻大而不利于散熱、電極接觸面積小而接觸電阻大導致器件損耗高、器件主要依靠單通道散熱使得器件壽命低和可靠性差等缺陷，從而提供一種結構緊湊簡單，能夠雙面散熱的半導體芯片封裝結構。

為解決上述技術問題，本發明的技術方案如下：

本發明提供了一種半導體芯片封裝結構，包括：

底板，其上具有多個獨立的導電區域；

至少一個芯片對，設置在所述底板上且與所述底板電連接；

導電片，設置在所述芯片對上，與所述導電區域共同作用使所述芯片對中的第一芯片和第二芯片串聯連接。

本發明所述的半導體芯片封裝結構，所述導電片的外表面為散熱片形狀。

本發明所述的半導體芯片封裝結構，所述導電片上刻蝕有絕緣槽，將所述導電片劃分為控制端接觸區和連接區域；

所述控制端接觸區與所述第一芯片的控制端電連接，所述連接區域與所述第一芯片的輸出端以及所述第二芯片的輸入端電連接。

本發明所述的半導體芯片封裝結構，所述導電區域包括：

第一導電區域，與所述控制端接觸區電連接；

第二導電區域，與所述第一芯片的輸入端電連接；

第三導電區域，與所述第二芯片的控制端電連接；

第四導電區域，與所述第二芯片的輸出端電連接；

第五導電區域，與所述連接區域電連接。

本發明所述的半導體芯片封裝結構，所述底板的導電金屬層上刻蝕有多條絕緣槽，將所述導電金屬層劃分為多個獨立的導電區域。

本發明所述的半導體芯片封裝結構，還包括：

第一二極管芯片，設置在所述第二導電區域上，所述第一二極管芯片的負極通過所述第二導電區域與所述第一芯片的輸入端電連接，所述第一二極管芯片的正極通過所述連接區域與所述第一芯片的輸出端電連接；

第二二極管芯片，設置在所述第四導電區域上，所述第二二極管芯片的正極通過所述第四導電區域與所述第二芯片的輸出端電連接，所述第二二極管芯片的負極通過所述連接區域與所述第二芯片的輸入端電連接。

本發明所述的半導體芯片封裝結構，所述第一芯片和所述第二芯片為可控半導體芯片。

本發明所述的半導體芯片封裝結構，所述底板包括覆銅陶瓷板、帶有絕緣層的鋁基板。

本發明所述的半導體芯片封裝結構，所述導電片為柔性銅薄片。

本發明的上述技術方案相比現有技術具有以下優點：

本發明提供了一種半導體芯片封裝結構，包括底板，其上具有多個獨立的導電區域，至少一個芯片對，設置在底板上且與底板電連接，導電片，設置在芯片對上，與導電區域共同作用使芯片對中的第一芯片和第二芯片串聯連接。本發明所述的半導體芯片封裝結構，結構緊湊簡單，能夠通過導電片和底板進行雙面散熱，提高了器件的使用壽命和可靠性。

附圖說明

為了使本發明的內容更容易被清楚的理解，下面根據本發明的具體實施例并結合附圖，對本發明作進一步詳細的說明，其中

圖1是芯片外部未并聯二極管時半導體芯片封裝結構的示意圖；

圖2是芯片外部未并聯二極管時半導體芯片封裝結構的爆炸圖；