[發明專利]一種超高采樣率可重現數據采集系統

在審

• 申請號: 201410701064.4
• 申請日: 2014-11-28
• 公開（公告）號: CN104597802A
• 公開（公告）日: 2015-05-06
• 發明（設計）人: 周敏
• 申請（專利權）人: 蘇州工業職業技術學院
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 上海漢聲知識產權代理有限公司 31236
• 代理人: 胡晶

技術領域

本發明涉及一種數據采集系統，特別涉及一種超高采樣率可重現數據采集系統。

背景技術

現代電子技術的飛速發展，使得嵌入式處理器性能不斷提升，例如當前的ARM系列嵌入式處理器，其性能已經不亞于兩三年前的PC處理器。這些高速的嵌入式處理器衍生了越來越多的嵌入式高速數據處理系統。然而，對數據進行采樣量化的模數轉換芯片的性能提升卻遠遠落后于處理器性能提升的速度。因此如何實現高速，精確，大數據量的數據采集數據成為現代嵌入式數據處理系統的關鍵和瓶頸所在。

數據采集單元通常采用模數轉換芯片(ADC)?對模擬信號進行采樣量化轉換為數字型號之后進行采集，而其采樣的速度，即采樣率就受限于模數轉換芯片的采樣率參數。為了實現超高速的數據采集，通常的做法是采用多塊模數轉換芯片組成AD轉換陣列，每塊轉換芯片接不同相位的采樣時鐘，然后再采用FPGA將不同的相位的采樣結果組合起來，合成一個高采樣率的采樣結果，如專利號為CN202033737U的中國實用新型專利中方法，即為利用兩個采樣速率為125MSPS的A/D轉換器并行交替采樣一路信號，實現了250MSPS的采樣速率。但是，這種多塊AD轉換芯片分相位采集的辦法需要多塊AD芯片和較多的FPGA管腳，成本較高并且容易造成FPGA資源不足。另外從性能上來看，多塊AD芯片數據采集系統還會因為各個AD芯片的一些參數差異而造成不同相位之間有一定的幅度和直流偏置的差異，從而造成最終合成的信號失真較大。

可重現數據采集，是指待采集的數據可以重復出現，即可以重復采集，很多嵌入式測量應用中的數據都具有這一特性，例如激光測距儀。本發明針對這種數據采集應用場合，提出了一種采用低采樣率模數轉換芯片通過多次重復采集實現高采樣率數據采集的方法。

發明內容

本發明的目的在于提供一種超高采樣率可重現數據采集系統，以解決現有的采用多個低采樣率的模數轉換芯片進行數據采樣所存在的信號失真較大，易于造成FPGA資源不足的問題。

本發明的第二目的在于，提供一種超高采樣率可重現數據采集系統，以實現通過一個低采樣率的模數轉換芯片通過多次重復采集數據實現超高采樣率的數據采集。

為實現上述目的，本發明提供了一種超高采樣率可重現數據采集系統，包括一模數轉換芯片、嵌入式CPU、FPGA處理單元以及數據存儲器，所述FPGA處理單元包括ADC接口模塊、多相位時鐘產生模塊、數據處理模塊、MIG內存接口模塊、CPU數據讀寫模塊以及CPU控制寄存器；

所述嵌入式CPU用于向所述CPU控制寄存器中寫入采集相位信號和采集開始信號；

CPU控制寄存器用于將所述采集相位信號和采集開始信號傳送給所述多相位時鐘產生模塊；所述多相位時鐘產生模塊用于根據接收的采集開始信號產生n個相位相差為2π/n的時鐘信號，并根據接收的采集相位信號選取該n個時鐘信號中的第i路信號輸入所述模數轉換芯片，i、n為正整數，且1≤i≤n；

所述模數轉換芯片用于根據收到的第i路時鐘信號進行數據采集并將采集的第i路數據輸入所述ADC接口模塊；

所述ADC接口模塊用于對采集的第i路數據進行數據緩存和時鐘同步處理，并將處理后的第i路數據輸入所述數據處理模塊；

所述MIG內存接口模塊用于對所述數據存儲器中的第i路數據進行讀寫操作；

所述數據存儲器用于存儲所述MIG內存接口模塊寫入的第i路數據；

所述數據處理模塊用于對輸入的處理后的第i路數據進行濾波降噪處理得到濾波降噪的第i路數據，同時所述數據處理模塊將濾波降噪的第i路數據與所述MIG內存接口模塊讀取的來自數據存儲器的第i路數據進行加權平均運算，得到加權平均后的第i路數據，并通過所述MIG內存接口模塊將加權平均后的第i路數據寫入數據存儲器；

其中，所述模數轉換芯片為低速率ADC模數轉換芯片，每次數據采集時，所述嵌入式CPU通過所述FPGA處理單元控制所述模數轉換芯片完成n個時鐘信號的n路數據采集并將得到的n路數據分別寫入數據存儲器；

所述CPU數據讀寫模塊用于將所述數據存儲器中的n路數據按相位組合，得到最終的高分辨率采樣數據，并通過CPU控制寄存器將最終的高分辨率采樣數據數據輸入嵌入式CPU。