[發(fā)明專利]一種低溫漂CMOS帶隙基準(zhǔn)源電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201410698360.3
• 申請(qǐng)日: 2014-11-27
• 公開（公告）號(hào): CN104375552A
• 公開（公告）日: 2015-02-25
• 發(fā)明（設(shè)計(jì)）人: 李弦
• 申請(qǐng)（專利權(quán)）人: 深圳市芯海科技有限公司
• 主分類號(hào): G05F1/567
• 分類號(hào): G05F1/567
• 代理公司: 深圳市凱達(dá)知識(shí)產(chǎn)權(quán)事務(wù)所 44256
• 代理人: 劉大彎

技術(shù)領(lǐng)域

本發(fā)明屬于電源技術(shù)領(lǐng)域，特別涉及低溫度系數(shù)帶隙基準(zhǔn)電壓源。

背景技術(shù)

許多電壓測(cè)量設(shè)備需要使用帶隙基準(zhǔn)源為片內(nèi)ADC、比較器、buffer、定時(shí)器等模塊提供基準(zhǔn)電壓。基準(zhǔn)電壓隨電壓和溫度的變化直接關(guān)系到各個(gè)模塊的性能穩(wěn)定性。

帶隙基準(zhǔn)源的傳統(tǒng)實(shí)現(xiàn)方式如圖1所示。該帶隙基準(zhǔn)源包含電阻R1A/R1B/R2，三極管Q1/Q2(兩者面積之比A_Q2:A_Q1＝M>1)，運(yùn)放OP1。

由于運(yùn)放的反饋?zhàn)饔茫Y(jié)點(diǎn)net1和net2電壓相等，即

Vbe1＝Vbe2+I2*R2

即

I2＝(Vbe1-Vbe2)/R2＝ΔVbe/R2

其中，Vbe1是三極管Q1的基極射極電壓，Vbe2是三極管Q2的基極射極電壓，ΔVbe是Vbe1與Vbe2的電壓差。那么，

Vbg＝Vbe1+I2*(R2+R1B)＝Vbe1+(1+R1B/R2)*ΔVbe

其中，ΔVbe＝VT*In(M)，VT＝KT/q是溫度電壓當(dāng)量，隨溫度正向變化，M是三極管Q1、Q2的面積之比。

Vbe1＝Vg0-VT*In(EG)-VT*(γ-α)*In(T)

其中，γ，α，R，G均是與溫度無關(guān)的常數(shù)[2]。從上式可以看出，Vbe除了包含溫度一階項(xiàng)VT*In(EG)，還包含高階項(xiàng)VT*(γ-α)*In(T)。

一般的帶隙基準(zhǔn)源只考慮Vbe的一階項(xiàng)，忽略高階項(xiàng)。這樣，只需要調(diào)整電阻比值R1B/R2就可以得到與溫度一階不相關(guān)的電壓Vbg。但是對(duì)于高精度系統(tǒng)來說，必須消除溫度高階項(xiàng)的影響。

專利申請(qǐng)200510120849.3提出了一種低溫度系數(shù)帶隙基準(zhǔn)參考電壓源，該電壓源包括PTAT電流產(chǎn)生電路、基準(zhǔn)電壓?jiǎn)?dòng)電路、基準(zhǔn)電壓合成電路、基極電流抵消電路、第一電流鏡像電路，其中該低溫度系數(shù)帶隙基準(zhǔn)參考電壓源還包括二階溫度補(bǔ)償電流產(chǎn)生電路，與所述第一電流鏡像電路、基準(zhǔn)電壓合成電路相連，輸入PTAT電流、帶隙基準(zhǔn)電壓，通過利用MOS管漏源電流與柵源壓差的平方關(guān)系，產(chǎn)生二階補(bǔ)償電流并輸出至基準(zhǔn)電壓合成電路產(chǎn)生二階補(bǔ)償電壓，補(bǔ)償基準(zhǔn)電壓的二階溫度系數(shù)，產(chǎn)生極低溫度系數(shù)的基準(zhǔn)電壓。該申請(qǐng)雖然克服了經(jīng)典帶隙基準(zhǔn)電壓的溫度系數(shù)偏高的問題，可抵消二階溫度系數(shù)的影響，但是結(jié)構(gòu)較復(fù)雜，面積較大，成本也較高。

發(fā)明內(nèi)容

為解決上述問題，本發(fā)明的目的在于提供一種低溫漂CMOS帶隙基準(zhǔn)源電路，該電路適用于CMOS工藝的低溫漂帶隙基準(zhǔn)源，結(jié)構(gòu)較簡(jiǎn)單，成本較低。

本發(fā)明的另一個(gè)目地在于提供一種低溫漂CMOS帶隙基準(zhǔn)源電路，該電路實(shí)現(xiàn)容易，能夠準(zhǔn)確地得到低溫漂的基準(zhǔn)電壓。

為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為：

一種低溫漂CMOS帶隙基準(zhǔn)源電路，該電路包含電阻R1A/R1B，三極管Q1/Q2，運(yùn)放OP1，其特征在于所述電路還包括有電阻Rcp/Rb、NMOS管電流鏡、PMOS管電流鏡，及補(bǔ)償電流產(chǎn)生電路；其中，Rb并接于三極管Q1的基極，電阻Rb接于NMOS管電流鏡、PMOS管電流鏡之間，并連接于運(yùn)放OP1；補(bǔ)償電流產(chǎn)生電路則接于PMOS管電流鏡。

本發(fā)明通過上述電路結(jié)構(gòu)的改進(jìn)，使通過電阻Rcp的電流可以來調(diào)整三極管基極電流，從而調(diào)整其溫度特性，得到低溫漂的基準(zhǔn)電壓。

所述三極管Q1/Q2兩者面積之比A_Q2:A_Q1＝1。

所述NMOS管電流鏡，包括有Mn1/Mn2兩個(gè)電流鏡，所述Mn1/Mn2兩個(gè)電流鏡串接于電阻Rcp。

所述PMOS管電流鏡，包括有Mp1/Mp2/Mp3三個(gè)電流鏡，且所述Mp1/Mp2/Mp3三個(gè)電流鏡串聯(lián)在一起，Mp1接補(bǔ)償電流產(chǎn)生電路，Mp3則接電阻Rcp。

本發(fā)明通過電路結(jié)構(gòu)的改進(jìn)，使通過電阻Rcp的電流可以來調(diào)整三極管基極電流，從而調(diào)整其溫度特性，得到低溫漂的基準(zhǔn)電壓。而且該電路適用于CMOS工藝的低溫漂帶隙基準(zhǔn)源，結(jié)構(gòu)較簡(jiǎn)單，成本較低。

附圖說明

圖1是現(xiàn)有技術(shù)的電路圖。

圖2是本發(fā)明所實(shí)施的電路圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。