[發(fā)明專利]嵌入式鍺硅器件的制作方法在審
| 申請(qǐng)?zhí)枺?/td> | 201410697457.2 | 申請(qǐng)日: | 2014-11-26 |
| 公開(公告)號(hào): | CN104392930A | 公開(公告)日: | 2015-03-04 |
| 發(fā)明(設(shè)計(jì))人: | 鮑宇 | 申請(qǐng)(專利權(quán))人: | 上海華力微電子有限公司 |
| 主分類號(hào): | H01L21/336 | 分類號(hào): | H01L21/336 |
| 代理公司: | 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237 | 代理人: | 王宏婧 |
| 地址: | 201203 上海市*** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 嵌入式 器件 制作方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域,尤其涉及一種嵌入式鍺硅器件的制作方法。
背景技術(shù)
隨著集成電路技術(shù)的持續(xù)發(fā)展,芯片上將集成更多器件,芯片也將采用更快的速度。在這些要求的推進(jìn)下,器件的幾何尺寸將不斷縮小,在芯片的制造工藝中不斷采用新材料、新技術(shù)和新的制造工藝。目前半導(dǎo)體器件的制備已經(jīng)發(fā)展到納米級(jí)別,同時(shí)常規(guī)器件的制備工藝逐漸成熟。
在半導(dǎo)體器件CMOS溝道區(qū)域施加應(yīng)力可以提高CMOS載流子的遷移率。在制備CMOS的過程中,在CMOS的源漏區(qū)進(jìn)行外延鍺硅(e-SiGe)以對(duì)襯底的溝道處施加壓應(yīng)力(即采用嵌入式硅鍺技術(shù)來通過嵌入式的硅鍺形成源區(qū)或漏區(qū),從而對(duì)溝道區(qū)施加應(yīng)力),使PMOS性能提高,并且對(duì)于PMOS,e-SiGe技術(shù)是使溝道所受應(yīng)力提升的最有效的方法。研究發(fā)現(xiàn)SiGe越接近溝道就越能施加大的應(yīng)力,使得PMOS的性能獲得更大的提升。
為此,期望提出一種嵌入式鍺硅器件制造方法,以使得作為源極/漏極結(jié)構(gòu)的SiGe與柵極邊緣盡可能地接近,從而實(shí)現(xiàn)更高性能的半導(dǎo)體器件。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種嵌入式鍺硅器件的制作方法,能夠使得作為源極/漏極結(jié)構(gòu)的SiGe與柵極邊緣盡可能地接近,從而實(shí)現(xiàn)更高性能的半導(dǎo)體器件。
為解決上述問題,本發(fā)明提出一種嵌入式鍺硅器件的制作方法,包括以下步驟:
在一半導(dǎo)體襯底上依次形成柵極介電層、柵極以及圍繞在柵極和柵極介電層的兩側(cè)的側(cè)墻;
以所述柵極和側(cè)墻為掩膜,刻蝕所述半導(dǎo)體襯底的源/漏區(qū)以形成凹槽;
在所述凹槽中外延生長(zhǎng)第一鍺硅層,所述第一鍺硅層至少覆蓋在所述凹槽靠近側(cè)墻的側(cè)壁上;
對(duì)所述第一鍺硅層進(jìn)行高溫氧化處理以調(diào)節(jié)第一鍺硅層與柵極下方邊緣的距離,并去除高溫氧化處理過程中第一鍺硅層上形成的氧化層;
繼續(xù)在所述凹槽中外延生長(zhǎng)第二鍺硅層。
進(jìn)一步的,采用干法刻蝕工藝形成所述凹槽。
進(jìn)一步的,所述側(cè)墻的寬度大于(埃米)。
進(jìn)一步的,所述外延生長(zhǎng)第一鍺硅層的厚度大于。
進(jìn)一步的,所述外延生長(zhǎng)第一鍺硅層的鍺的濃度大于10%。
進(jìn)一步的,所述外延生長(zhǎng)第一鍺硅層的鍺的濃度大于25%。
進(jìn)一步的,所述高溫氧化處理的溫度高于500℃。
進(jìn)一步的,所述高溫氧化處理的溫度為600℃~1000℃。
進(jìn)一步的,所述凹槽的深度大于(埃米)。
進(jìn)一步的,所述凹槽的深度為。
進(jìn)一步的,所述半導(dǎo)體襯底為純硅襯底或者絕緣體上硅襯底。
與現(xiàn)有技術(shù)相比,本發(fā)明提供的嵌入式鍺硅器件的制作方法,在半導(dǎo)體襯底的源漏區(qū)刻蝕出凹槽以及在凹槽側(cè)壁外延第一鍺硅層之后,對(duì)第一鍺硅層進(jìn)行高溫氧化處理,使得第一鍺硅層中的硅被氧化,而鍺向第一鍺硅層周圍的半導(dǎo)體襯底內(nèi)部移動(dòng)并形成新的鍺硅層,由此使得處理后的第一鍺硅層更加接近溝道,從而具有更大的溝道區(qū)有效應(yīng)力,進(jìn)而提高嵌入式鍺硅器件的性能。
附圖說明
圖1是現(xiàn)有的一種嵌入式鍺硅器件結(jié)構(gòu)的剖面示意圖;
圖2是本發(fā)明具體實(shí)施例的嵌入式鍺硅器件的制作方法流程圖;
圖3A至圖3D是圖2所示制作方法流程中的器件結(jié)構(gòu)剖面示意圖。
具體實(shí)施方式
為使本發(fā)明的目的、特征更明顯易懂,下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步的說明,然而,本發(fā)明可以用不同的形式實(shí)現(xiàn),不應(yīng)認(rèn)為只是局限在所述的實(shí)施例。應(yīng)注意到:除非另外具體說明,否則在這些實(shí)施例中闡述的部件和步驟的相對(duì)布置、數(shù)字表達(dá)式和數(shù)值不限制本發(fā)明的范圍。同時(shí),應(yīng)當(dāng)明白,為了便于描述,附圖中所示出的各個(gè)部分的尺寸并不是按照實(shí)際的比例關(guān)系繪制的。以下對(duì)至少一個(gè)示例性實(shí)施例的描述實(shí)際上僅僅是說明性的,決不作為對(duì)本發(fā)明及其應(yīng)用或使用的任何限制。對(duì)于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)、方法和設(shè)備可能不作詳細(xì)討論,但在適當(dāng)情況下,所述技術(shù)、方法和設(shè)備應(yīng)當(dāng)被視為授權(quán)說明書的一部分。在這里示出和討論的所有示例中,任何具體值應(yīng)被解釋為僅僅是示例性的,而不是作為限制。因此,示例性實(shí)施例的其它示例可以具有不同的值。應(yīng)注意到:相似的標(biāo)號(hào)和字母在下面的附圖中表示類似項(xiàng),因此,一旦某一項(xiàng)在一個(gè)附圖中被定義,則在隨后的附圖中不需要對(duì)其進(jìn)行進(jìn)一步討論。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華力微電子有限公司,未經(jīng)上海華力微電子有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201410697457.2/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





