[發明專利]半導體器件制造方法

在審

• 申請號: 201410693479.1
• 申請日: 2014-11-26
• 公開（公告）號: CN104392956A
• 公開（公告）日: 2015-03-04
• 發明（設計）人: 周建華
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 王宏婧

1.一種半導體器件制造方法，其特征在于，包括：

提供襯底，在襯底上依次沉積墊氧層和SiN層；

對襯底進行淺溝槽隔離工藝以形成淺隔離溝槽；

在所述襯底上淺隔離溝槽以外的區域依次沉積墊氧層和氮化硅層；

進行SiN回拉工藝；

對淺隔離溝槽表面進行墊氧層沉積；

對淺隔離溝槽進行氧化硅填充；

在襯底的有源區制造CMOS器件。

2.如權利要求1所述的半導體器件制造方法，其特征在于，所述進行SiN回拉工藝步驟包括：對所述氮化硅層進行濕法刻蝕，使所述SiN層接近淺隔離溝槽的一側被刻蝕掉。

3.如權利要求2所述的半導體器件制造方法，其特征在于，使用磷酸對所述氮化硅層進行濕法刻蝕。

4.如權利要求3所述的半導體器件制造方法，其特征在于，所述磷酸的體積百分比為85％～88％，溶液溫度為155℃～165℃。

5.如權利要求1所述的半導體器件制造方法，其特征在于，還包括SiN剝離工藝。

6.如權利要求1所述的半導體器件制造方法，其特征在于，所述在襯底的有源區制造CMOS器件步驟包括：

對襯底有源區進行離子注入，以形成N型阱或P型阱；

在所述N型阱或P型阱上制作柵極氧化層；

形成柵極；

在襯底上沉積二氧化硅層；

執行I/O器件區輕摻雜離子注入，形成I/O器件輕摻雜結構；

制作柵極側墻一；

進行PMOS輕摻雜注入，形成PMOS器件輕摻雜結構；

進行鍺硅工藝；

制作柵極側墻二；

進行NMOS輕摻雜注入，形成NMOS器件輕摻雜結構；

進行SiC選擇性外延生長；

進行源漏離子注入形成源漏極；

制作金屬前介質、通孔、金屬插塞和金屬層。

7.如權利要求6所述的半導體器件制造方法，其特征在于，所述形成柵極步驟包括：在用于形成柵極的襯底上進行多晶硅淀積，刻蝕多晶硅形成柵極。

8.如權利要求6所述的半導體器件制造方法，其特征在于，所述進行SiC選擇性外延生長步驟包括：

對襯底的源漏區進行刻蝕，形成凹槽；

在所述凹槽內進行SiC選擇性外延生長。