[發明專利]一種低損耗、高電阻率Bi4Ti3O12基無鉛壓電陶瓷的制備方法

有效

• 申請號: 201410692344.3
• 申請日: 2014-11-26
• 公開（公告）號: CN104402433B
• 公開（公告）日: 2018-01-05
• 發明（設計）人: 蒲永平;劉雨雯
• 申請（專利權）人: 陜西科技大學
• 主分類號: C04B35/475
• 分類號: C04B35/475;C04B35/622
• 代理公司: 西安通大專利代理有限責任公司61200
• 代理人: 蔡和平

技術領域

本發明涉及鐵電體陶瓷領域，特別是一種低損耗、高電阻率Bi₄Ti₃O₁₂基無鉛壓電陶瓷的制備方法。

背景技術

鈦酸鉍(Bi₄Ti₃O₁₂)及其摻雜鐵電材料因其高的電阻率、良好的抗疲勞特性、高介電常數和較高的居里溫度、對環境友好等特點，特別適用于制備鐵電存儲器和高溫壓電陶瓷器件，受到人們的廣泛關注。在結構上，Bi₄Ti₃O₁₂屬于Aurivillius層狀結構，在縱軸(c軸)方向上兩個相鄰的(Bi₂O₂)²⁺層中間夾有三層(Bi₂Ti₃O₁₀)^2-結構。在電學方面，Bi₄Ti₃O₁₂(BIT)是m＝3的一種典型鉍層狀結構鐵電體化合物。在高于居里點(T_c＝675℃)以上的溫度時，其晶體屬于四方晶系順電相結構；低于T_c正時對應單斜晶系鐵電相，為m點群，接近正交相結構，可以用贗正交晶系來描述，其晶胞參數a＝0.5448nm、b＝0.5411nm、c＝3.283nm；即在常溫(300K)以下具有很好的鐵電特性。由于其具有較高的居里溫度、良好的鐵電性等特點，特別適用于制備壓電陶瓷。BIT作為一種良好的鐵電壓電材料，雖然在a-b平面內雖然具有高的自發極化強度P_s，但由于晶體結構的各向異性，它在該平面內的電導率較高、矯頑場較大，使得BIT陶瓷材料很難極化獲得壓電活性，限制了其應用。要使BIT基陶瓷材料得到廣泛的應用，首先需要考慮的是材料的極化。BIT的電導率很高，且存在明顯的各向異性，在高極化面(a-b平面)內的電導率比較高，很難極化；所以壓電活性低，極大程度的限制了應用。據研究表明，BIT是一種p型材料，許多的研究都是圍繞采用高價離子(V⁵⁺,Nb⁵⁺,W⁶⁺)施主摻雜取代Ti⁴⁺來提高BIT的電阻率。目前，國內外對這 種摻雜BIT的研究主要集中在采用這種高價離子摻雜制備陶瓷，從而降低電導率(即提高電阻率)來降低其極化條件。

除此之外，作為壓電材料BIT與一般鈣鈦礦鐵電體中允許自發極化三維轉向不同，在鉍層狀結構化合物中自發極化僅在a-b二維平面內轉向。BIT在a-b平面內雖然具有較高的P_s，但由于晶體結構的各向異性，陶瓷的晶粒形貌、尺寸的差異，導致晶粒之間不能緊密的堆積；從而形成的氣孔成為材料介電損耗大的主要原因。在應用中壓電材料在電場作用下由于發熱而造成能量的損失，產生介電損耗。介電損耗包括電導損耗、結構損耗及松弛質點的極化損耗等。較高的介電損耗會使壓電元件在工作過程中很大部分的電能轉化為熱能，引起材料的退極化，壓電性能喪失，甚至元件發熱損壞。所以提高電阻率、降低壓電材料的介電損耗成為本發明的意義所在。

發明內容

本發明的目的是解決現有技術中存在的問題，提供一種提高材料電阻率易極化、有效降低介電損耗的低損耗、高電阻率Bi₄Ti₃O₁₂基無鉛壓電陶瓷的制備方法。

本發明采用的技術方案是：包括以下步驟：

步驟(1)，將氧化鉍Bi₂O₃和二氧化鈦TiO₂按照摩爾比為(2～3):(3～4)混合配料后得到粉體A，進行球磨；

步驟(2)，將步驟(1)中球磨后的粉體A進行干燥、研磨、壓塊后預燒，再次研磨得到Bi₄Ti₃O₁₂粉體；

步驟(3)，在步驟(2)得到的Bi₄Ti₃O₁₂粉體中加入Fe₂O₃混合均勻得到粉體B，其中Bi₄Ti₃O₁₂和Fe₂O₃的摩爾比為1：(0.01～0.2)，進行球磨；