[發(fā)明專利]基于FPGA的通用浮點矩陣處理器硬件結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201410690022.5
• 申請日: 2014-11-25
• 公開（公告）號: CN104391820A
• 公開（公告）日: 2015-03-04
• 發(fā)明（設計）人: 谷夢媛;王文強;汪玉;郭開元;楊華中
• 申請（專利權(quán)）人: 清華大學
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京清亦華知識產(chǎn)權(quán)代理事務所(普通合伙) 11201
• 代理人: 張大威

1.一種基于FPGA的通用浮點矩陣處理器硬件結(jié)構(gòu)，其特征在于，包括：

多個矩陣運算加速器，所述多個矩陣運算加速器用于支持三級BLAS庫中包含的“矩陣-矩陣”運算；

多個共享矩陣緩存，所述多個共享矩陣緩存用于為所述多個矩陣運算加速器提供通用的存儲空間且支持所述多個矩陣運算加速器間片上高速通信；

主處理器，所述主處理器用于發(fā)送指令，對存儲在外存上的大規(guī)模矩陣進行分層矩陣運算的調(diào)度及地址計算；

指令分發(fā)器，所述指令分發(fā)器用于檢查指令對加速器是否存在占用沖突；

直接存取控制器，所述直接存取控制器完成外部存儲器或主處理器與共享矩陣緩存間的數(shù)據(jù)傳輸；

仲裁器，所述仲裁器用于在多個矩陣運算加速器及其所需的數(shù)據(jù)訪問模式的緩存端口間進行數(shù)據(jù)分發(fā)；

外部存儲器，所述外部存儲器用于為大規(guī)模矩陣提供存儲空間，為對加速器發(fā)生占用沖突的指令提供緩沖；

內(nèi)存管理單元，所述內(nèi)存管理單元為多個模塊提供外部存儲器訪問接口。

2.如權(quán)利要求1所述的基于FPGA的通用浮點矩陣處理器硬件結(jié)構(gòu)，其特征在于，所述多個共享矩陣緩存為所述多個矩陣運算加速器提供通用的矩陣存儲空間，所述多個共享矩陣緩存支持多種二維數(shù)據(jù)訪問模式，以替代所述多個矩陣運算加速器中的獨立緩存。

3.如權(quán)利要求1所述的基于FPGA的通用浮點矩陣處理器硬件結(jié)構(gòu)，其特征在于，所述多個矩陣運算加速器用于實現(xiàn)矩陣初始化、數(shù)組操作和矩陣乘法三類操作，并且涵蓋了所述三級BLAS庫中所包含的運算類型。

4.如權(quán)利要求1所述的基于FPGA的通用浮點矩陣處理器硬件結(jié)構(gòu)，其特征在于，所述主處理器與所述多個矩陣運算加速器協(xié)同工作，采用分層的矩陣運算機制以支持對存儲在外部存儲器上的大規(guī)模矩陣進行運算，其中，所述主處理器進行高層次的運算調(diào)度，所述多個矩陣運算加速器對緩存中的數(shù)據(jù)進行底層運算。

5.如權(quán)利要求1所述的基于FPGA的通用浮點矩陣處理器硬件結(jié)構(gòu)，其特征在于，通過地址轉(zhuǎn)換器將二維矩陣空間投影到多個一維塊RAM組成的存儲空間，所述二維矩陣被分割成為多個窗，每個窗中的全部元素被存儲在不同塊RAM的相同地址中，其中，窗口的尺寸為H_win×W_win，二維矩陣的寬度是W_mat，從二維矩陣的位置坐標到其在塊RAM中的存儲地址轉(zhuǎn)換公式為：

ID＝y(tǒng)％H_win×W_win+x％W_win

ADDR=[yHwin]×[WmatWwin]+[xWwin]]]>

其中，ID表示該數(shù)據(jù)所存儲的塊RAM的編號，ADDR表示在編號為ID的塊RAM中的存儲地址。

6.如權(quán)利要求1所述的基于FPGA的通用浮點矩陣處理器硬件結(jié)構(gòu)，其特征在于，所述外部存儲器中的大規(guī)模矩陣被分割為多個可以存儲在緩存中的塊矩陣，所述主處理器依照矩陣運算規(guī)則發(fā)送指令將各個塊矩陣讀入緩存，所述矩陣運算加速器對緩存中的數(shù)據(jù)進行計算，所述主處理器將計算結(jié)果寫回外部存儲器中。

7.如權(quán)利要求1所述的基于FPGA的通用浮點矩陣處理器硬件結(jié)構(gòu)，其特征在于，采用乒乓緩存策略提高大規(guī)模矩陣分層乘法的運算速度，其中，所述多個共享矩陣緩存中的共享矩陣緩存被劃分為六個區(qū)域，三個ping緩存區(qū)存儲的矩陣用于乘法操作，與此同時三個pong緩存區(qū)可用于累加及數(shù)據(jù)傳輸操作。

8.如權(quán)利要求1所述的基于FPGA的通用浮點矩陣處理器硬件結(jié)構(gòu)，其特征在于，采用異步指令執(zhí)行機制以降低所述主處理器的工作量，其中，所述主處理器可發(fā)送多條指令后進行其他必要的計算任務，而所述指令分發(fā)器對指令的沖突關系進行檢查及調(diào)度。