[發明專利]一種基于處理器系統的FPGA驗證方法及系統

有效

• 申請號: 201410687270.4
• 申請日: 2014-11-25
• 公開（公告）號: CN104363141B
• 公開（公告）日: 2017-12-12
• 發明（設計）人: 趙元;童元滿;李仁剛
• 申請（專利權）人: 浪潮（北京）電子信息產業有限公司
• 主分類號: H04L12/26
• 分類號: H04L12/26
• 代理公司: 北京安信方達知識產權代理有限公司11262
• 代理人: 王丹,李丹

1.一種基于處理器系統的現場可編程門陣列FPGA驗證方法，其特征在于，包括以下步驟：

監控模塊根據配置的待監控的協議特征字，監控特征協議的處理情況，若監控到所述特征協議的處理發生錯誤時，所述監控模塊鎖定出現錯誤的處理器的當前狀態，在向量表中標記出現錯誤的處理器對應的向量位置，并發送錯誤報告信息至接口模塊；

所述接口模塊根據接收的所述錯誤報告信息，獲取并輸出出現錯誤的處理器的協議處理內容以供分析。

2.如權利要求1所述的基于處理器系統的FPGA驗證方法，其特征在于：所述監控模塊根據配置的待監控的協議特征字，監控特征協議的處理情況的過程為：通過所述接口模塊將待監控的協議特征字配置在所述監控模塊內，所述監控模塊根據所述協議特征字判斷相應的特征協議的正確性。

3.如權利要求1所述的基于處理器系統的FPGA驗證方法，其特征在于：所述向量表的長度與所述處理器的數量一致。

4.如權利要求1所述的基于處理器系統的FPGA驗證方法，其特征在于：所述錯誤報告信息包括出現錯誤的處理器的向量信息。

5.如權利要求1所述的基于處理器系統的FPGA驗證方法，其特征在于：所述接口模塊根據接收的所述錯誤報告信息，獲取并輸出出現錯誤的處理器的協議處理內容以供分析的過程為：所述接口模塊根據接收的所述錯誤報告信息，讀取所述監控模塊中的向量表，根據向量表的內容進行地址譯碼，根據譯碼地址直接從處理器系統讀取所述協議處理內容。

6.如權利要求1所述的基于處理器系統的FPGA驗證方法，其特征在于：所述監控模塊的時鐘配置為系統時鐘。

7.一種基于處理器系統的FPGA驗證系統，與所述處理器系統連接，其特征在于，包括監控模塊及接口模塊，

所述監控模塊，用于根據配置的待監控的協議特征字，監控特征協議的處理情況，若監控到所述特征協議的處理發生錯誤時，所述監控模塊，用于鎖定出現錯誤的處理器的當前狀態，在向量表中標記出現錯誤的處理器對應的向量位置，并發送錯誤報告信息至接口模塊；

所述接口模塊，用于根據接收的所述錯誤報告信息，獲取并輸出出現錯誤的處理器的協議處理內容以供分析。

8.如權利要求7所述的基于處理器系統的FPGA驗證系統，其特征在于：所述監控模塊包括特征檢測單元、系統控制單元、向量保存單元及向量輸出單元，

所述特征檢測單元，用于通過所述接口模塊配置待監控的協議特征字，并監控特征協議的處理情況，

所述向量保存單元，用于在所述特征檢測單元監控到所述特征協議的處理發生錯誤時，在向量表中標記出現錯誤的處理器對應的向量位置，

所述系統控制單元，用于鎖定出現錯誤的處理器的當前狀態，

所述向量輸出單元，用于將錯誤報告信息發送至所述接口模塊。

9.如權利要求7所述的基于處理器系統的FPGA驗證系統，其特征在于：所述向量表的長度與所述處理器的數量一致。

10.如權利要求7所述的基于處理器系統的FPGA驗證系統，其特征在于：所述錯誤報告信息包括出現錯誤的處理器的向量信息。