[發明專利]采用緊湊多波形表示的電路設計評估

在審

• 申請號: 201410683289.1
• 申請日: 2014-11-24
• 公開（公告）號: CN104699883A
• 公開（公告）日: 2015-06-10
• 發明（設計）人: G·德拉斯尼;G·B·梅爾
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種方法，包括：

確定與寄存器傳輸級電路設計中的指示部件的輸入網絡相關聯的信號轉換表示的序列，其中所述信號轉換表示的序列中的每個信號轉換表示表現從之前信號狀態至一個或多個可能信號狀態的集合的非確定性轉換；

基于所述指示部件確定從與所述輸入網絡相關聯的所述信號轉換表示的序列得到的信號轉換表示的輸出序列；

確定所述信號轉換表示的輸出序列是否符合限制了哪個信號轉換表示能夠與其他信號轉換表示相鄰的限制；

如果所述信號轉換表示的輸出序列符合所述限制，則將所述信號轉換表示的輸出序列與所述指示部件的輸出網絡相關聯；以及

如果所述信號轉換表示的輸出序列不符合所述限制，則修改所述信號轉換表示的輸出序列以符合所述限制，并且將修改的所述信號轉換表示的輸出序列與所述輸出網絡相關聯。

2.根據權利要求1所述的方法，其中所述確定與指示部件的輸入網絡相關聯的信號轉換表示的序列包括：確定所述信號轉換表示的序列被指定用于被分配至所述輸入網絡的任意數目的波形的表示。

3.根據權利要求2所述的方法，進一步包括：確定被指定用于所述任意數目的波形的表示的群組標識符，其中所述群組標識符消除了被指定用于任意數目的波形的多于一個表示的所述信號轉換表示的序列的歧義。

4.根據權利要求3所述的方法，進一步包括：

如果所述指示部件具有作為所述輸入網絡的單個輸入網絡，

則基于所述指示部件，確定從被指定用于與所述輸入網絡相關聯的所述任意數目的波形的表示的所述群組標識符得到的第一輸出群組標識符；

如果所述指示部件具有多個輸入網絡，

則基于所述指示部件，確定從被指定用于與所述多個輸入網絡相關聯的所述任意數目的波形的表示的所述群組標識符得到的第一輸出群組標識符，其中所述多個輸入網絡包括所述輸入網絡。

5.根據權利要求4所述的方法，進一步包括：遍歷任意數目的波形的表示的有序結構，直至找到入口，所述入口指示表現與波形集合有關的波形的超集的信號轉換表示的序列，所述波形集合由所述信號轉換表示的第一輸出序列或修改的所述信號轉換表示的序列表現，并且所述入口指示與第一輸出群組標識符匹配的群組標識符。

6.根據權利要求1所述的方法，其中，所述基于指示部件確定從與輸入網絡相關聯的信號轉換表示的序列得到的信號轉換表示的第一輸出序列包括，應用表現所述指示部件的行為的操作。

7.根據權利要求1所述的方法，進一步包括：初始化所述寄存器傳輸級電路設計表示的網絡，以標識那些與主輸入或者時鐘信號發生器相關聯的網絡，并且以標識并未與任意數目的波形的表示相關聯的那些網絡。

8.根據權利要求1所述的方法，其中，所述確定從與輸入網絡相關聯的信號轉換表示的序列得到的信號轉換表示的輸出序列包括，確定從與所述輸入網絡相關聯的所述信號轉換表示的序列以及從與第二輸入網絡相關聯的信號轉換表示的另一序列得到的所述信號轉換表示的輸出序列。

9.一種裝置，包括：

處理器；以及

計算機可讀存儲媒介，具有存儲在其上的可由所述處理器執行的指令，以使得所述裝置，

確定與寄存器傳輸級電路設計中的指示部件的輸入網絡相關聯的信號轉換表示的序列，其中所述信號轉換表示的序列中的每個信號轉換表示表現從之前信號狀態至一個或多個可能信號狀態的集合的非確定性轉換；

基于所述指示部件確定從與所述輸入網絡相關聯的所述信號轉換表示的序列得到的信號轉換表示的輸出序列；

確定所述信號轉換表示的輸出序列是否符合限制了哪個信號轉換表示能夠與其他信號轉換表示相鄰的限制；

如果所述信號轉換表示的輸出序列符合所述限制，則將所述信號轉換表示的輸出序列與所述指示部件的輸出網絡相關聯；以及

如果所述信號轉換表示的輸出序列不符合所述限制，則修改所述信號轉換表示的輸出序列以符合所述限制，并且將修改的所述信號轉換表示的輸出序列與所述輸出網絡相關聯。