[發明專利]閃存結構、存儲陣列及其編程、擦除和讀取方法

在審

• 申請號: 201410681725.1
• 申請日: 2015-08-04
• 公開（公告）號: CN104505120A
• 公開（公告）日: 2015-07-29
• 發明（設計）人: 楊光軍;胡劍;肖軍;李冰寒;江紅;孔蔚然
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C16/14
• 分類號: G11C16/14;G11C16/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳敏;駱蘇華

1.一種閃存結構，其特征在于，包括：半導體襯底、位線結構、字線結構、浮柵結構和控制柵結構；

所述半導體襯底內部具有摻雜阱，所述摻雜阱形成源極和漏極；

所述位線結構包括位線結構一和位線結構二，分別連接漏極和源極；

所述字線結構位于所述位線結構一和位線結構二之間；

所述浮柵結構包括浮柵結構一和浮柵結構二，分別位于所述字線結構和所述位線結構之間；

所述控制柵結構包括控制柵結構一和控制柵結構二，分別位于所述浮柵結構的表面；

所述位線結構、字線結構和浮柵結構均位于所述半導體襯底的表面。

2.根據權利要求1所述的閃存結構，其特征在于，所述字線結構包括：字線介質層和字線；

所述字線介質層位于所述半導體襯底的表面，所述字線位于所述字線介質層的表面。

3.根據權利要求1所述的閃存結構，其特征在于，所述浮柵結構包括：浮柵介質層和浮柵；

所述浮柵介質層位于所述半導體襯底的表面，所述浮柵位于所述浮柵介質層表面。

4.根據權利要求1所述的閃存結構，其特征在于，所述半導體襯底為P型半導體襯底，所述摻雜阱為N阱。

5.根據權利要求1所述的閃存結構，其特征在于，所述控制柵結構包括：控制柵介質層和控制柵；

所述控制柵介質層位于所述浮柵結構的表面，所述控制柵位于所述控制柵介質層的表面。

6.根據權利要求1-5任一項所述的閃存結構，其特征在于，還包括：襯底線結構，位于所述半導體襯底表面。

7.一種存儲陣列，其特征在于，包括：呈M行N列排布的存儲單元，2N條位線，M≥1，N≥1，且N為8的整數倍，所述存儲單元為權利要求1-6任一項所述的閃存結構；

位于第n列存儲單元中的位線結構分別連接至所述第n列存儲單元中的兩條位線，1≤n≤N；

位于同一行存儲單元的字線結構連接在一起形成字線，位于同一行存儲單元中的控制柵結構連接在一起形成控制柵線。

8.一種權利要求7所述的存儲陣列的編程方法，其特征在于，包括：

施加4V-6V的電壓至與待編程存儲單元中待編程位線結構連接的位線；

施加1μA-5μA的電流至與待編程存儲單元中非待編程位線結構連接的位線；

施加8V的電壓至所述待編程單元中與所述待編程位線結構相鄰的控制柵結構所在的控制柵線；

施加5V的電壓至所述待編程單元中與非待編程位線結構相鄰的控制柵結構所在的控制柵線；

施加1.5V的電壓至所述待編程存儲單元的字線結構所在的字線；

施加0V的電壓至位于所述待編程存儲單元連接的位線；

施加0V的電壓至除所述待編程存儲單元的控制柵結構所在的控制柵線以外的控制柵線；

施加0V的電壓至除所述帶編程存儲單元的字線結構所在的字線以外的字線。

9.根據權利要求8所述的編程方法，其特征在于，所述待編程位線結構是所述位線結構一和位線結構二中的任一個。

10.一種權利要求7所述的存儲陣列的擦除方法，其特征在于，包括:

施加0V的電壓至與所述待擦除存儲單元連接的位線；

施加-7V的電壓至所述待擦除存儲單元的控制柵結構所在的控制柵線；

施加8V的電壓至所述待擦除單元的字線結構所在的字線；

施加0V的電壓至未與所述待擦除單元連接的位線；

施加0V的電壓至除所述待擦除存儲單元的控制柵結構所在的控制柵線以外的控制柵線；

施加0V的電壓至除所述待擦除存儲單元的字線結構所在的字線以外的字線。