[發明專利]一種基于時鐘移相技術的多路AD同步方法

有效

• 申請號: 201410681631.4
• 申請日: 2014-11-24
• 公開（公告）號: CN104467852B
• 公開（公告）日: 2017-11-03
• 發明（設計）人: 高飛;胡建;張偉
• 申請（專利權）人: 中國電子科技集團公司第二十九研究所
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 西北工業大學專利中心61204
• 代理人: 陳星

1.一種基于時鐘移相技術的多路AD同步方法，其特征在于：包括以下步驟：

步驟1：通過布線保證n路AD芯片的輸入時鐘等長，n路AD芯片輸入時鐘的相位一致；

步驟2：計算移相步進phase＝360°/4/(f_clkin/f_clkout)，移相次數N＝4*(f_clkin/f_clkout)，其中f_clkin為AD芯片輸入時鐘信號clk_in頻率，f_clkout為AD芯片輸出時鐘信號clk_out頻率；

步驟3：選取AD1進行以下操作：

步驟3.1：按照步驟2得到的移相步進和移相次數，借助時鐘管理芯片，將AD1輸出時鐘信號以步進的方式連續移相；每移相一次，用移相時鐘信號采集AD1輸出信號得到1個碼字，完成整個時鐘周期的移相后，得到N個碼字A₁A₂……A_N；

步驟3.2：對于得到N個碼字A₁A₂……A_N，若碼字中的0在1之前，且0個數為M₀，1的個數為M₁，M₀+M₁＝N，則得到參考時鐘信號與AD1輸出時鐘信號的相差phase_AD1＝M₀*360°/4/(f_clkin/f_clkout)；若碼字中的1在0之前，且0之前的1的個數為MM₁，0個數為MM₀，則得到參考時鐘信號與AD1輸出時鐘信號的相差phase_AD1＝(MM₁+MM₀)*360°/4/(f_clkin/f_clkout)；

步驟4：對于其余n-1個AD芯片分別進行以下操作，完成所有的AD芯片同步：

步驟4.1：按照步驟2得到的移相步進和移相次數，借助時鐘管理芯片，將ADi輸出時鐘信號以步進的方式連續移相，i＝2,3,…,n；每移相一次，用移相時鐘信號采集ADi輸出信號得到1個碼字，完成整個時鐘周期的移相后，得到N個碼字B₁B₂……B_N；

步驟4.2：對于得到N個碼字B₁B₂……B_N，若碼字中的0在1之前，且0個數為W₀，1的個數為W₁，W₀+W₁＝N，則得到參考時鐘信號與ADi輸出時鐘信號的相差phase_ADi＝W₀*360°/4/(f_clkin/f_clkout)；若碼字中的1在0之前，且0之前的1的個數為WW₁，0個數為WW₀，則得到參考時鐘信號與ADi輸出時鐘信號的相差phase_ADi＝(WW₁+WW₀)*360°/4/(f_clkin/f_clkout)；

步驟4.3：若phase_ADi不等于phase_AD1，則重啟芯片ADi，重復步驟4.1和步驟4.2，直至phase_ADi等于phase_AD1。