[發明專利]一種基于時鐘移相技術的多路AD同步方法

有效

• 申請號: 201410681631.4
• 申請日: 2014-11-24
• 公開（公告）號: CN104467852B
• 公開（公告）日: 2017-11-03
• 發明（設計）人: 高飛;胡建;張偉
• 申請（專利權）人: 中國電子科技集團公司第二十九研究所
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 西北工業大學專利中心61204
• 代理人: 陳星

技術領域

本發明屬于數字信號處理領域，涉及多路AD的同步數字信號采集處理，具體為一種基于時鐘移相技術的多路AD同步方法。

背景技術

在數字信號處理領域，多數要求使用多路AD進行模/數轉換，并對多路AD數據進行同步處理。針對目前多通道數字信號采集處理系統，已經實現了多路AD數據采集ps級的同步精度，但是目前的同步方式多采用外加時鐘延時芯片的方法(參見文獻高速多通道數據采集系統的時鐘同步設計《艦船電子對抗》2013年01期)，增加了系統復雜度和硬件成本。上述文獻提出的方法主要利用多個時鐘延時芯片分別對多路AD芯片的時鐘進行獨立延時處理，達到同步AD的目的。

發明內容

由于在多通道數字信號采集處理系統中，多路AD的輸出時鐘(采集時間)雖不同步，但時鐘之間的相位關系相對固定，但如何利用AD輸出時鐘之間固定的相位關系來提高AD的同步精度，目前尚無文獻給出詳細的方法。為此，本發明提供了一種基于時鐘移相技術的的多路AD同步方法，利用多路AD輸出時鐘之間固定的相位關系，巧妙的解決了多通道數字采集系統中AD同步問題。

為了實現上述目的，本發明利用時鐘芯片的移相功能，對AD的輸出時鐘與移相后的參考時鐘的相位關系進行檢測，并通過重啟AD芯片改變AD輸出時鐘的相位，使得參考時鐘信號與AD的輸出時鐘信號的相位關系能夠固定，從而達到提高多路AD時間同步精度的目的。

本發明的技術方案為：

所述一種基于時鐘移相技術的多路AD同步方法，其特征在于：包括以下步驟：

步驟1：通過布線保證n路AD芯片的輸入時鐘等長，n路AD芯片輸入時鐘的相位一致；

步驟2：計算移相步進phase＝360°/4/(f_clkin/f_clkout)，移相次數N＝4*(f_clkin/f_clkout)，其中f_clkin為AD芯片輸入時鐘信號clk_in頻率，f_clkout為AD芯片輸出時鐘信號clk_out頻率；

步驟3：選取AD1進行以下操作：

步驟3.1：按照步驟2得到的移相步進和移相次數，借助時鐘管理芯片，將AD1輸出時鐘信號以步進的方式連續移相；每移相一次，用移相時鐘信號采集AD1輸出信號得到1個碼字，完成整個時鐘周期的移相后，得到N個碼字A₁A₂……A_N；

步驟3.2：對于得到N個碼字A₁A₂……A_N，若碼字中的0在1之前，且0個數為M₀，1的個數為M₁，M₀+M₁＝N，則得到參考時鐘信號與AD1輸出時鐘信號的相差phase_AD1＝M₀*360°/4/(f_clkin/f_clkout)；若碼字中的1在0之前，且0之前的1的個數為MM₁，0個數為MM₀，則得到參考時鐘信號與AD1輸出時鐘信號的相差phase_AD1＝(MM₁+MM₀)*360°/4/(f_clkin/f_clkout)；

步驟4：對于其余n-1個AD芯片分別進行以下操作，完成所有的AD芯片同步：

步驟4.1：按照步驟2得到的移相步進和移相次數，借助時鐘管理芯片，將ADi輸出時鐘信號以步進的方式連續移相，i＝2,3,…,n；每移相一次，用移相時鐘信號采集ADi輸出信號得到1個碼字，完成整個時鐘周期的移相后，得到N個碼字B₁B₂……B_N；