[發明專利]一種數字存儲與轉發式干擾系統

有效

• 申請號: 201410679828.4
• 申請日: 2014-11-24
• 公開（公告）號: CN104360326A
• 公開（公告）日: 2015-02-18
• 發明（設計）人: 李桓;趙峰;陳斐;唐建華;李玉柏
• 申請（專利權）人: 電子科技大學
• 主分類號: G01S7/38
• 分類號: G01S7/38
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 李明光

技術領域

本發明屬于電子通信領域，具體涉及一種數字存儲與轉發式干擾系統。

背景技術

信號延遲技術在通信領域中被廣泛應用，如通信交換設備、雷達欺騙設備等，常常利用該技術來實現目標。

在通信儀器中，許多設備需要使用延遲技術；比如示波器，在很多觀察復雜信號波形的應用場合中，往往需要顯示一個波形的一小部分，并讓它占據整個屏幕，在觀察研究全部電視信號某一選定波形時，使用標準時基通過正常觸發的方法是無能為力的，所以一般都采用雙時基的結構，這就需要引入延遲技術來延遲第二個時基。民用上實現信號延遲的一般方法是使用延遲線，通過信號在延遲線上傳播來得到延遲；上述方法的缺點是延遲線體積龐大，延遲不可控，對于精密儀器來說這樣的延遲不夠精確。

在雷達領域，如搜索警戒雷達，該雷達能夠在盡可能大的范圍內，盡可能早地發現及監視目標，保證對方目標在臨近防區之前有充分的時間做好迎敵準備。而延遲技術可以用來對搜索警戒雷達進行欺騙。使用該技術，一方面可以對敵方雷達進行欺騙，達到戰略效果；另一方面可以對自己雷達進行欺騙，適合在演習、訓練等不可能使用真飛機來作為目標的情況下使用，達到演習教學效果。

介于以上這些情況，國內對延遲技術，尤其是數字存儲與轉發技術的需求越來越高，存儲與轉發技術已成為對雷達距離欺騙、航跡欺騙、高度欺騙的重要手段。對存儲轉發系統的設計國內有部分研究及專利，如周續力(對搜索警戒雷達的距離欺騙和航跡欺騙研究[D].中北大學,2008:27.)提出了對雷達距離和航跡欺騙方案，即距離欺騙是通過對收到的雷達照射信號進行時延調制和放大實現；田曉威(一種具有實時存儲轉發功能的存儲器，中國實用新型專利,201220069420.1[P].2012-09-05.)提出了一種具有實時存儲轉發功能的存儲器，主要包含存儲器、數據接口模塊、數據存儲模塊、狀態控制模塊和實時輸出模塊。上述文獻所提及的傳統的存儲轉發系統以及雷達欺騙效果是建立在距離欺騙和速度欺騙基礎上，系統功能比較單一，欺騙功能比較簡單，由于使用外部存儲器，系統最低延遲比較大，欺騙檢驗方法基本上都是通過建模來進行仿真，在實際應用中，存儲轉發系統的輸入輸出鏈路往往會出現時序不同步、數據位不對齊等問題，造成輸出數據不可糾正的錯誤，單一通過仿真來驗證欺騙效果往往和實際有所出入，從而造成系統設計的缺陷。

發明內容

本發明提供了一種數字存儲與轉發式干擾系統，該系統可以集信號偵查、欺騙、干擾于一體，實現雷達在開啟防干擾模式下進行距離、速度、高度的欺騙；本發明實現簡單，工作穩定，輸入帶寬寬。

本發明具體采用如下技術方案：

一種數字存儲與轉發式干擾系統，其結構如圖2和圖3所示，包括數模轉換輸出口1、多普勒倍頻基準輸出口2、頻綜輸入口3、基準頻率輸入口4、外部雷達波包絡輸入口5、飽和功率中頻雷達波輸入口6、低功率中頻雷達波輸入口7、接插件8、第一模數轉換器16、FPGA模塊17、數字頻率合成器18、數模轉換器19、時鐘芯片20、存儲器21、單片機22、第二模數轉換器23及DLVA模數轉換器25；

所述飽和功率中頻雷達波輸入口6與第一模數轉換器16連接，所述低功率中頻雷達波輸入口7與第二模數轉換器23連接，所述第一模數轉換器16和第二模數轉換器23分別與FPGA模塊17連接；

所述外部雷達波包絡輸入口5連接有DLVA模數轉換器25，DLVA模數轉換器25的輸出端通過CMOS電平轉換器件與FPGA模塊17連接；

所述單片機22分別與FPGA模塊17、時鐘芯片20、第二模數轉換器23連接，所述單片機22通過RS422接口與所述接插件8連接；

所述FPGA模塊17通過SPI接口與數字頻率合成器18相連，用于控制數字頻率合成器18實時產生多普勒倍頻基準；所述FPGA模塊17的通用輸出接口與接插件8連接以輸出外部功率控制信號；所述數模轉換器19與FPGA模塊17通過LVDS信號通信，可進一步在數模轉換器19輸出端通過鎖延遲環(DLL)與FPGA模塊17連接以確保FPGA模塊17與數模轉換器19的數據時鐘節拍對齊；

所述頻綜輸入口3與時鐘芯片20連接，所述基準頻率輸入口4與數字頻率合成器18連接，所述數字頻率合成器18的輸出端與多普勒倍頻基準輸出口2連接，所述數模轉換器19的輸出端與數模轉換輸出口1連接；