[發明專利]一種具有局部背勢壘的氮化鎵基功率異質結場效應晶體管

有效

• 申請號: 201410679795.3
• 申請日: 2014-11-24
• 公開（公告）號: CN104409496A
• 公開（公告）日: 2015-03-11
• 發明（設計）人: 杜江鋒;潘沛霖;王康;劉東;于奇
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/06
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 李明光

技術領域

本發明涉及半導體器件領域，具體是指一種具有局部背勢壘的氮化鎵(GaN)基功率異質結場效應晶體管。

背景技術

氮化鎵(GaN)基異質結場效應晶體管具有禁帶寬度大、臨界擊穿電場高、電子飽和速度高、導熱性能好、抗輻射和良好的化學穩定性等優異特性，同時氮化鎵(GaN)材料可以與鋁鎵氮(AlGaN)等材料形成具有高濃度和高遷移率的二維電子氣異質結溝道，因此特別適用于高壓、大功率和高溫環境的應用，是電力電子應用最具潛力的晶體管之一。

圖1為現有的基于GaN-on-Insulator(GOI)技術的GaN?HFET結構示意圖，主要包括：襯底101，氮化鋁(AlN)成核緩沖層102，氮化鎵(GaN)溝道層以及鋁銦鎵氮(Al_xIn_yGa_zN)勢壘層104，鋁銦鎵氮(Al_xIn_yGa_zN)勢壘層104上形成源極105，漏極106以及柵極107，其中源極105和漏極106均與鋁銦鎵氮(Al_xIn_yGa_zN)勢壘層104形成歐姆接觸，柵極107與鋁銦鎵氮(Al_xIn_yGa_zN)勢壘層104形成肖特基接觸。但是對于上述傳統的GaN?HFET而言，當器件承受耐壓時，由于柵極和漏極之間溝道二維電子氣不能夠完全耗盡，使得溝道電場主要集中在柵極邊緣，導致器件在較低的漏極電壓下便被擊穿；同時，從源極注入的電子可以經過GaN緩沖層到達漏極，形成漏電通道，過大的緩沖層泄漏電流同樣會導致器件提前擊穿，無法充分發揮GaN材料的高耐壓優勢，從而限制GaN?HFET在高壓方面的應用。

在本發明提出以前，為了使柵極與漏極之間電場分布更加均勻，抑制緩沖層泄漏電流，提高器件擊穿電壓，通常使用以下方法：

(1)使用表面場板技術[D.Vislalli?et?al.,“Limitations?of?Field?Plate?Effect?Due?to?the?Silicon?Substrate?in?AlGaN/GaN/AlGaN?DHFETs”,IEEE?Trans.Electron?Devices,Vol.57,No.12,2010(10),p.3333-3339(3060)]。場板結構可以有效地耗盡其下的溝道二維電子氣，擴展柵極與漏極之間的二維電子耗盡區域，使柵漏之間的電場分布更加均勻，從而達到提高擊穿電壓的目的。但場板結構依然無法完全耗盡柵極與漏極之間的溝道二維電子氣，同時無法抑制緩沖層泄漏電流，不能充分發揮GaN材料的耐壓優勢，同時場板結構也會退化器件的頻率特性。

(2)在緩沖層內摻入碳、鐵等雜質[Eldad?Bahat-Treidel?et?al.，“AlGaN/GaN/GaN:C?Back-Barrier?HFETs?WithBreakdown?Voltage?of?Over?1kV?and?LowRON×A”,Trans.on?Electron?Devices,Vol.57,No.11,2010(9),p.3050-3058(3060)]。碳、鐵等雜質會在GaN緩沖層內引入深能級電子陷阱，俘獲從源極注入的電子，增大緩沖層電阻，同時被電子占據的陷阱有助于耗盡溝道中二維電子氣，使器件溝道電場分布更加均勻。但是該技術不能完全耗盡溝道中的二維電子氣，無法充分發揮GaN材料的耐壓優勢，同時碳、鐵等雜質引入的深能級陷阱會導致諸如導通電阻增大、輸出電流下降、電流崩塌效應和反應速度下降等負面影響。

發明內容

本發明的目的是提供一種提高器件耐壓的氮化鎵基功率異質結場效應晶體管。