[發明專利]半導體封裝結構的制法

有效

• 申請號: 201410673881.3
• 申請日: 2014-11-21
• 公開（公告）號: CN105633055B
• 公開（公告）日: 2020-02-21
• 發明（設計）人: 蕭惟中
• 申請（專利權）人: 矽品精密工業股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

一種半導體封裝結構的制法，半導體封裝結構包括介電層、第一線路層、多個導電柱、第二線路層以及多個突出構件。介電層具有相對的第一與第二表面，第一線路層嵌埋于介電層內并外露于第一表面，導電柱嵌埋于介電層內并外露于第二表面，且導電柱電性連接第一線路層，第二線路層形成于介電層的第二表面上并電性連接外露于第二表面的導電柱，突出構件形成于第一線路層上。藉此，本發明可藉由突出構件的較大接觸面積以提升接合強度。

技術領域

本發明涉及一種半導體封裝結構的制法，特別是指一種形成突出構件于線路層上的半導體封裝結構的制法。

背景技術

隨著電子產業的蓬勃發展，電子產品已逐漸邁向多功能及高性能的發展趨勢。為滿足半導體封裝結構朝向高積集度(integration)及微型化(miniaturization)的封裝需求，該半導體封裝結構內的線路層的電性接觸墊的寬度也愈來愈小。

但是，當透過多個導電凸塊將晶片接置于該線路層的電性接觸墊上，并對該些導電凸塊進行回焊(reflow)制程時，該些導電凸塊會形成軟塌狀態與外溢而影響電性連接，也導致相鄰的兩導電凸塊容易互相電性連接而造成短路。此外，該電性接觸墊的接觸面為平面，使得該電性接觸墊與該導電凸塊的接觸面積較小，故易導致彼此之間的接合強度不足而降低產品的信賴性。

圖1A至圖1D為繪示現有技術的半導體封裝結構1及其制法的剖視示意圖。

如圖1A所示，先提供一承載板10，并形成具有多個電性接觸墊111的線路層11于該承載板10上。

如圖1B所示，形成具有相對的第一表面12a與第二表面12b的第一封裝膠體12于該承載板10上以包覆該線路層11，且該第一封裝膠體12的第二表面12b面向該承載板10。

如圖1C所示，將圖1B的整體結構上下倒置，并移除該承載板10，再將晶片13透過多個導電凸塊14接置于該線路層11的電性接觸墊111上。

如圖1D所示，形成第二封裝膠體15于該第一封裝膠體12的第二表面12b上，以包覆該第二表面12b的線路層11、晶片13及導電凸塊14。同時，自該第一封裝膠體12的第一表面12a形成多個開孔121以分別外露出部分該線路層11，并植接多個焊球16于該些開孔121內以電性連接該線路層11。

然而，上述半導體封裝結構1的缺點在于：將圖1C的晶片13透過多個導電凸塊14接置于線路層11的多個電性接觸墊111上，并對該些導電凸塊14進行回焊制程時，該些導電凸塊14會形成軟塌狀態，使得該些導電凸塊14的導電材料(如焊錫)往外溢出而影響電性連接，也導致相鄰的兩導電凸塊14容易互相電性連接而造成短路。另外，該電性接觸墊111的接觸面112為平面，故該電性接觸墊111與該導電凸塊14的接觸面積較小，使得該導電凸塊14與該線路層11之間容易產生接合強度不足的問題，進而降低后續產品的信賴性。

因此，如何克服上述現有技術的問題，實已成目前亟欲解決的課題。

發明內容

本發明提供一種半導體封裝結構及其制法，可藉由突出構件的較大接觸面積以提升接合強度。

本發明的半導體封裝結構包括：介電層，其具有相對的第一表面與第二表面；第一線路層，其嵌埋于該介電層內并令該第一線路層的一表面外露于該介電層的第一表面；多個導電柱，其嵌埋于該介電層內并令各該導電柱一端外露于該介電層的第二表面，且該些導電柱分別電性連接該第一線路層；第二線路層，其形成于該介電層的第二表面上，并電性連接外露于該介電層的第二表面的該些導電柱；以及多個突出構件，其分別形成于該介電層的第一表面的第一線路層上。

該介電層為封裝膠體或預浸體。該第一線路層具有多個第一電性接觸墊，供該些突出構件分別形成于該些第一電性接觸墊上。