[發(fā)明專利]時(shí)序控制電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201410671728.7
• 申請(qǐng)日: 2014-11-21
• 公開（公告）號(hào): CN105607719B
• 公開（公告）日: 2018-09-11
• 發(fā)明（設(shè)計(jì)）人: 彭勃;蘇聰賢
• 申請(qǐng)（專利權(quán)）人: 鴻富錦精密工業(yè)(武漢)有限公司;鴻海精密工業(yè)股份有限公司
• 主分類號(hào): G06F1/26
• 分類號(hào): G06F1/26
• 代理公司: 深圳市賽恩倍吉知識(shí)產(chǎn)權(quán)代理有限公司 44334
• 代理人: 謝志為

一種時(shí)序控制電路包括第一至第三比較器以及第一及第二邏輯單元。所述第一比較器接收第一分壓電壓及第一參考電壓；所述第二比較器接收第二分壓電壓及第二參考電壓；所述第三比較器接收第三分壓電壓及第三參考電壓。所述第一邏輯單元的輸入端分別連接所述第一比較器的輸出端及第二比較器的輸出端，所述第一邏輯單元的輸出端連接所述管理芯片的一復(fù)位單元的輸入端；所述第二邏輯單元的輸入端分別連接所述管理芯片的所述復(fù)位單元的輸出端及第三比較器的輸出端，所述第二邏輯單元的輸出端連接所述管理芯片的使能端。所述時(shí)序控制電路用于確保所述管理芯片啟動(dòng)時(shí)從第一至第三電壓輸入端接收到有效輸入電壓。

技術(shù)領(lǐng)域

本發(fā)明涉及一種時(shí)序控制電路。

背景技術(shù)

當(dāng)前的計(jì)算機(jī)或服務(wù)器的電源通常都包括三種輸出電壓，即12V、5V及3.3V三種電壓。在電源規(guī)范中規(guī)定的上述三種電壓的上電時(shí)間（即電壓達(dá)到有效電壓的時(shí)間）均為毫秒級(jí)別，然而主板的脈沖管理芯片的反應(yīng)時(shí)間為微秒級(jí)別。因此，在主板啟動(dòng)過程中需要同時(shí)使用上述三種電壓時(shí)，三種電壓的上電時(shí)間不一致可能打亂主板脈沖管理芯片的上電時(shí)序。

發(fā)明內(nèi)容

鑒于此，有必要提供一種確保主板脈沖管理芯片上電時(shí)序的時(shí)序控制電路。

一種時(shí)序控制電路，用于控制一管理芯片的時(shí)序，該時(shí)序控制電路包括：

第一比較器，所述第一比較器的第一輸入端經(jīng)第一電阻連接于第一電壓輸入端，所述第一比較器的第一輸入端還經(jīng)第二電阻接地，所述第一比較器的第二輸入端連接第一參考電壓端；

第二比較器，所述第二比較器的第一輸入端經(jīng)第三電阻連接于第二電壓輸入端，所述第二比較器的第一輸入端還經(jīng)第四電阻接地，所述第二比較器的第二輸入端連接第二參考電壓端；

第三比較器，所述第三比較器的第一輸入端經(jīng)第五電阻連接于第三電壓輸入端，所述第三比較器的第一輸入端還經(jīng)第六電阻接地，所述第三比較器的第二輸入端連接第三參考電壓端；

第一邏輯單元，所述第一邏輯單元的第一輸入端連接于所述第一比較器的輸出端，所述第一邏輯單元的第二輸入端連接所述第二比較器的輸出端，所述第一邏輯單元的輸出端連接所述管理芯片的一復(fù)位單元的輸入端；及

第二邏輯單元，所述第二邏輯單元的第一輸入端連接所述管理芯片的所述復(fù)位單元的輸出端，所述第二邏輯單元的第二輸入端連接所述第三比較器的輸出端，所述第二邏輯單元的輸出端連接所述管理芯片的使能端；

所述第一至第三參考電壓端分別輸出第一至第三參考電壓，所述第一電壓輸入端輸入電壓超過第一預(yù)設(shè)值時(shí)，所述第一比較器輸出第一信號(hào)，所述第二電壓輸入端輸入電壓超過第二預(yù)設(shè)值時(shí)，所述第二比較器輸出第二信號(hào)，所述第三電壓輸入端輸入電壓超過第三預(yù)設(shè)值時(shí)，所述第三比較器輸出第三信號(hào)，所述第一邏輯單元接收第一及第二信號(hào)時(shí)輸出第四信號(hào)，所述管理芯片的復(fù)位單元接收第四信號(hào)時(shí)輸出第五信號(hào)，所述第二邏輯單元接收第三信號(hào)及第五信號(hào)時(shí)輸出第六信號(hào)啟動(dòng)所述管理芯片。

所述時(shí)序控制電路可以確保所述管理芯片啟動(dòng)時(shí)從第一至第三電壓輸入端接收到有效輸入電壓，以保證管理芯片能按正常的時(shí)序上電。

附圖說明

圖1 為本發(fā)明時(shí)序控制電路的較佳實(shí)施方式的電路圖。

主要元件符號(hào)說明