[發明專利]多核數據陣列功率選通恢復機制

有效

• 申請號: 201410670832.4
• 申請日: 2014-11-20
• 公開（公告）號: CN104572335B
• 公開（公告）日: 2018-09-14
• 發明（設計）人: G.G.亨利;弟尼斯.K.詹;史蒂芬.嘉斯金斯
• 申請（專利權）人: 上海兆芯集成電路有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;G06F3/06;G11C17/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王珊珊

提供了一種包括熔絲陣列和存儲器的裝置。熔絲陣列利用用于多個核心的壓縮的配置數據來編程。存儲器被耦合到所述多個核心，并且包括多個子存儲器，多個子存儲器的每個對應于所述多個核心中的每一個，其中，所述多個核心中的一個在供電/重置之后訪問所述半導體熔絲陣列，并且讀取和解壓所述壓縮的配置數據，并且被配置為在多個子存儲器中存儲用于所述多個核心的每一個內的一個或者多個高速緩存存儲器的多個解壓的配置數據集合。多個核心的每個具有睡眠邏輯。睡眠邏輯被配置為接續地訪問所述多個子存儲器中的每一個中的相應的一個，以檢索和采用解壓的配置數據集合，從而在功率選通事件之后初始化所述一個或者多個高速緩存存儲器。

相關申請的交叉引用

本申請與如下的待決美國專利申請相關，并且其中的每一個都具有共同的受讓人和共同的發明人。

技術領域

本發明大體上涉及微電子領域，并且更具體地，涉及用于在多核功率選通事件之后恢復壓縮的高速緩存修補(repair)數據的裝置和方法。

背景技術

集成器件技術在過去的40年間獲得了指數級的進步。特別是在始于4位單指令、10微米器件的微處理器領域，在半導體制造技術的進步已經使得設計者能夠提供在架構和密度方面越來越復雜的設備。在80年代和90年代中，所謂的流水線微處理器和超標量體系結構微處理器被開發出來，其在單個管芯(die)上包括數百萬個晶體管。現在，在20年之后，64位的32納米的設備正在被生產，其在單個管芯上具有數十億個晶體管，并且其包括用于數據處理的多個微處理器核心。

從這些早期的微處理器被生產開始就一直堅持的一個要求是：當其被上電時或者當其被重置時需要利用配置數據來對這些設備進行初始化。例如，很多架構以很多可選擇的頻率和/或電壓中的一個執行而使得設備能夠被致能。其它的架構要求每個設備具有序列號，以及可以通過指令的執行而被讀取的其它信息。另外的設備的內部寄存器和控制電路需要初始化數據。另外的微處理器，特別是具有板上高速緩存存儲器的微處理器使用修補數據來實現在這些存儲器內的冗余電路，以糾正制造的錯誤。

本領域技術人員將理解，設計者傳統上采用管芯上的半導體熔絲陣列來存儲和提供初始配置和修補數據。這些熔絲陣列通常通過在已經制造好部件之后對其中的選擇的熔絲進行燒斷來編程，并且陣列包含上千位的信息，其在上電/重置之后通過相應的設備來讀取，以初始化和配置設備來進行操作。

隨著過去的數年間設備的復雜度得到增加，對于典型的設備所需要的配置/修補數據的量也成比例地增加。但是，本領域技術人員將理解，雖然晶體管大小隨著所采用的半導體制造工藝而成比例地縮小，但是半導體熔絲大小由于用于對管芯上的熔絲進行編程的特定的需求而增加。半導體熔絲中的和其本身的這種現象對于通常受到實際資源(realestate)限制和功率限制的設計者而言是個問題。換言之，在給定的管芯上沒有足夠的實際資源來制造龐大的熔絲陣列。

此外，用于在單個管芯上制造多個設備核心的能力已經幾何地加劇了該問題，因為對于每個核心的配置需求導致在單個陣列或者不同的陣列中、在管芯上熔絲數量的需求，該數量與在其上放置的核心的數量成比例。

此外，本領域技術人員將理解，多核設備使用操作的復雜的功率節省模式，其導致核心中的一個或者多個當不被使用時，在所謂的功率選通事件(或者“睡眠模式”)中被斷電。因此，當在功率選通事件之后對核心上電時，除了初始化速度需求更加嚴厲之外，仍然繼續存在對于初始化、配置、以及修補的相同的需求。

因此，需要使得配置/修補數據能夠被存儲和提供給與迄今已經被提供的設備相比，在單個管芯上要求明顯減少的實際資源以及功率的多核設備的裝置和方法。

此外，需要能夠存儲和提供與當前技術相比明顯更多的配置/修補數據，同時要求在多核管芯上的相同或者更少的實際資源的熔絲陣列機制。